压力感测元件封装及其制作方法技术

本发明专利技术一种压力感测元件封装及其制作方法，本压力感测元件封装包括一线路基板、一压力感测元件、一封装胶体与一软性保护层。线路基板具有一开口。压力感测元件覆晶接合于线路基板上，并具有一感测区域，其朝向开口。封装胶体包覆压力感测元件，但暴露出感测区域。软性保护层配置于感测区域上，并在线路基板的开口处暴露。

【技术实现步骤摘要】

本专利技术涉及一种感测元件封装及其制作方法，且特别是有关于一 种。
技术介绍
压力传感器是利用压力感测元件来测知其承受(或所接触)气体 或液体压力的数值。于公知技术中，是将压力感测元件固定在预成型封装导线架(pre-mold leadframe)上，并将压力感测元件打线接合 至导线架，以使压力感测元件的信号可通过导线架传递至外界。之后， 再加上盖(lid)以包覆压力感测元件，以形成压力感测元件封装。另 外，将压力感测元件固定在导线架(leadframe)上，并将压力感测 元件打线接合至导线架之后，再以封装胶体包覆压力感测元件、导线 与部分导线架，以形成压力感测元件封装。于公知技术中，压力感测元件是配置在导线架上，并以打线接合 (wire bonding)的方式分别与这些引脚电性连接。因此，公知的压 力感测元件封装的体积偏大而不利于压力感测元件朝向小型化的方 向发展。
技术实现思路
本专利技术的目的是提出一种压力感测元件封装，其体积较小。 本专利技术的目的是提出一种压力感测元件封装的制作方法，其所制 得的压力感测元件封装的体积较小。为达到上述目的，本专利技术的技术解决方案是一种压力感测元件封装，包括一线路基板、 一压力感测元件、一 封装胶体与一软性保护层。线路基板具有一开口。压力感测元件覆晶接合(flip chip bonding)于线路基板上，并具有一感测区域，其朝向开口。封装胶体包覆压力感测元件，但暴露出感测区域。软性保 护层配置于感测区域上，并在线路基板的开口处暴露。在本专利技术的一实施例中，压力感测元件包括一压力感测芯片与一 玻璃。压力感测芯片具有一压力感测薄膜，其位于感测区域内。玻璃 黏着于压力感测芯片(非感测薄膜区域)，并与压力感测薄膜形成一密 闭空腔。所述的实施例中，压力感测元件封装还包括多个导电凸块，其中 压力感测芯片经由导电凸块覆晶接合至线路基板。所述的实施例中，压力感测元件封装还包括一止泄墙(dam)， 配置于压力感测元件与线路基板之间，并围绕压力感测元件。所述的实施例中，压力感测元件封装还包括一特殊应用集成电路 (application specific integrated circuit, ASIC) 芯片，酉己置 于线路基板之上，并与线路基板电性连接。所述的实施例中，压力感测元件封装还包括多个导电球，配置于 线路基板的相对远离于压力感测元件的一表面上。一种压力感测元件封装的制作方法如下首先，覆晶接合一压力 感测元件于一线路基板上，其中线路基板具有一开口，而压力感测元 件具有一感测区域，其朝向开口。接着，在压力感测元件外围与线路 基板之间形成一止泄墙(dam)，以防止后续作业溢胶至感测区域。 接着，形成一封装胶体来包覆压力感测元件，但不包覆感测区域。然 后，于感测区域上形成一软性保护层，其在线路基板的开口处暴露。在本专利技术的一实施例中，所采用的压力感测元件包括一压力感测 芯片与一玻璃。压力感测芯片覆晶接合于线路基板上，并具有一压力 感测薄膜，其位于感测区域内并位于开口上方。玻璃黏着于压力感测 芯片，并与压力感测薄膜形成一密闭空腔。所述的实施例中，在覆晶接合压力感测元件的步骤中，经由多个 导电凸块将压力感测芯片覆晶接合于线路基板上。所述的实施例中，在形成封装胶体的步骤以前还包括于压力感测 元件与线路基板之间形成一止泄墙，其围绕压力感测元件，用以防止 封装胶体覆盖感测区域。所述的实施例中，在形成封装胶体的步骤的前还包括将一特殊应 用集成电路芯片配置于线路基板上，并与线路基板电性连接。所述的实施例中，压力感测元件封装的制作方法还包括在线路基 板的一表面上形成多个导电球。本专利技术是采用覆晶接合的方式将压力感测元件配置于线路基板 上，而覆晶接合所需的承载器(即线路基板)面积小于打线接合所需 的承载器(即导线架)面积。因此，本专利技术的压力感测元件封装的体 积比公知的压力感测元件封装的体积/J 、。附图说明图1为本专利技术一实施例的压力感测元件封装的剖面示意图； 图2为本专利技术另一实施例的压力感测元件封装的剖面示意图3A 图3F为本专利技术一实施例的压力感测元件封装的制程剖面示意图。主要元件符号说明100:压力感测元件封装 112:基层 112b:下表面 116:第二线路层 120:压力感测元件122a:压力感测薄膜130:封装胶体150:特殊应用集成电路芯片A:黏着层C:密闭空腔F:第二线路表面0P:开口V:凹槽110:线路基板 112a:上表面 114:第一线路层 118:导电通道 122:压力感测芯片 124:玻璃 140:软性保护层 160:导电球 B:导电凸块 D:止泄墙S:感测区域具体实施方式为让本专利技术的特征和优点能更明显易懂，下文特举实施例，并配 合所附图，作详细说明如下。图1为本专利技术一实施例的压力感测元件封装的剖面示意图。图2 为本专利技术另一实施例的压力感测元件封装的剖面示意图。请参照图1，本实施例的压力感测元件封装ioo包括一线路基板110、 一压力感测元件120、 一封装胶体130与一软性保护层140。线路基板110具有一开口 0P。线路基板110例如是单层线路基 板或多层线路基板。于本实施例中，线路基板110可具有一基层112、 一第一线路层114、 一第二线路层116与多个导电通道118，其中第 一线路层114与第二线路层116分别配置于基层112的上表面112a 与下表面112b。导电通道118贯穿基层112并与第一及第二线路层 114、 116电性连接。压力感测元件120覆晶接合于线路基板110上，并具有一感测区 域S，其朝向开口OP。具体而言，本实施例的压力感测元件120是通 过多个导电凸块B覆晶接合至线路基板110的第一线路层114。导电 凸块B例如是金凸块或是其它适合的凸块。值得注意的是，不同于公知，本实施例是以覆晶接合的方式将压 力感测元件120配置于线路基板110上。覆晶接合是指压力感测元件 120通过其下的导电凸块B与线路基板110连接。而相较于覆晶接合， 公知的打线接合则是指压力感测元件通过多条导线分别向远离压力 感测元件的方向延伸至导线架的多个引脚。因此，覆晶接合所需的承载器(即线路基板IIO)的面积小于打 线接合所需的承载器(即导线架)面积。如此一来，本实施例的压力 感测元件封装100的体积比公知的压力感测元件封装的体积小，并有 利于本实施例的压力感测元件封装100朝向小型化的方向发展。于本实施例中，压力感测元件120包括一压力感测芯片122与一 玻璃124，其中压力感测芯片122具有一压力感测薄膜122a，其位于 感测区域S内。于本实施例中，压力感测芯片122具有一相对于感测 区域S的凹槽V，而压力感测薄膜122a为凹槽V的底部，且压力感 测芯片122可通过压力感测薄膜122a感测与开口 OP连通的外界流体压力。玻璃124黏着于压力感测芯片122，并与压力感测薄膜122a形 成一密闭空腔C。详细而言，密闭空腔C是由玻璃124密封压力感测 芯片122的凹槽V所形成的。而且，密闭空腔C的内部可为真空状态。此外，为处理压力感测元件120所测得的压力信号，本实施例还 可在线路基板IIO上配置一特殊应用集成电路(ASIC)芯片150，其 与线路基板110电性连接并通过线路基板本文档来自技高网...

【技术保护点】
一种压力感测元件封装，其特征在于，包括：　一线路基板，具有一开口；　一压力感测元件，覆晶接合于该线路基板上，并具有一感测区域，其朝向该开口；　一封装胶体，包覆该压力感测元件，但暴露出该感测区域；以及　一软性保护层，配 置于该感测区域上，并在该线路基板的该开口处暴露。

【技术特征摘要】
1.一种压力感测元件封装，其特征在于，包括一线路基板，具有一开口；一压力感测元件，覆晶接合于该线路基板上，并具有一感测区域，其朝向该开口；一封装胶体，包覆该压力感测元件，但暴露出该感测区域；以及一软性保护层，配置于该感测区域上，并在该线路基板的该开口处暴露。2. 如权利要求1所述的压力感测元件封装，其特征在于，所述该压力感测元件包括一压力感测芯片，具有一压力感测薄膜，其位于该感测区域内； 一玻璃，黏着于该压力感测芯片，并与该压力感测薄膜形成一密闭空腔。3. 如权利要求2所述的压力感测元件封装，其特征在于，还包括多个导电凸块，其中该压力感测芯片经由该些导电凸块覆晶接合 至该线路基板。4. 如权利要求1所述的压力感测元件封装，其特征在于，还包括一止泄墙，配置于该压力感测元件与该线路基板之间，并围绕该 压力感测元件。5. 如权利要求1所述的压力感测元件封装，其特征在于，还包括一特殊应用集成电路芯片，配置于该线路基板之上，并与该线路 基板电性连接。6. 如权利要求1所述的压力感测元件封装，其特征在于，还包括多个导电球，配置于该线路基板之一表面上。7. —种压力感测元件封装的制作方法，其特征在于，包括覆晶接合一压力感测元件于一线路基板上，其中该线路基板具有 一开口，而该压...

【专利技术属性】
技术研发人员：吕致纬，
申请(专利权)人：欣兴电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]