高分子基体双面表面贴装型静电防护器件及其制备方法技术

本发明专利技术涉及一种高分子基体双面表面贴装型静电防护器件及其制备方法，包括基板、内电极、芯材，端部设有的端电极，其中，所述的基板包括上下两块，在上、下基板之间夹有一块半固化片，半固化片上设有通孔，上基板、半固化片、下基板依次叠置，上、下基板上内电极的前端相对设置，并且半固化片上的通孔对应于两内电极前端的相汇处，通孔中填充有芯材浆料，该芯材浆料分别与上、下基板的内电极接触，构成静电防护器件。优点是：采用层压复合技术，器件电器性能更好，实现更低嵌位电压功能；复合方式将芯材浆料密封于基体内部可提高器件的耐候性；完全封闭的器件结构能够耐受更高能量的冲击；双面设计使产品在安装过程中无须正反面识别。

【技术实现步骤摘要】

本专利技术涉及高分子基静电放电抑制器，用于高频电路压敏元件静电防护，尤其是一种。
技术介绍
随着现代材料技术特别是高分子电子材料的发展，现代通讯设备传输数据的速率 越来越快，功能越来越强大，所采用的高端芯片对过电压极为敏感，但这类器件的耐受电压 冲击的能力提升有限，使设备的造价越来越高。 在使用过程中这些设备的1/0端口处由于接触、离开、摩擦等极易产生静电荷积 累，在特定条件下极易发生静电放电(ESD)，受到静电放电的危害，轻则损伤器件，影响设备 的使用，重则器件发生永久性损毁，设备报废。 这就要求有一种静电浪涌抑制器，把静电放电产生的强烈静电脉冲通过静电抑制 器导入地面，从而把设备中对电压敏感的高端器件有效的保护起来。而现有的无机半导体 材料防护器件虽然也能够防护静电放电(ESD)危害，但这些器件本身的固有电容为数十皮 法或者更高的数量级，当这些器件防护高速数据传输设备端口时，由于过高的固有电容而 使高速数据传输过程中发生数据失真或丢失等问题。这就迫切需要我们制造一种静电防护 元器件，其固有电容为几皮法甚至更低的数值，能有效的处理ESD瞬变时产生的高电流，而 不影响高频电路信号的传输。 以介电性能很好的高分子材料为基体，将导体离子，半导体离子及绝缘离子有效 的粘结组合可制备一种高分子基半导体材料，这种材料具有优良的加工性能，其应用于静 电防护领域具有独特的优势，由于采用的粒子足够小，那么就能把这类基于高分子半导体 材料的静电抑制器件(PESD)的固有电容降致很低，通常为0.2pf左右，从而满足对高速数 据传输设备的ESD防护。这类器件可以加工成0603 (1. 6X0. 8mm) 、0402 (1. 0X0. 5mm)，甚至 在一个元件里面集成2路、4路等多路保护线路。而器件本身的固有电容在lpf以下。器 件能够根据不同需要把静电脉冲钳位到数百伏至数十伏等不同的范围。而器件所能承受的 ESD脉冲浪涌的能力能够满足IEC 61000-4-2的标准，器件经受数百至数千次的浪涌冲击， 依然具有静电防护功能。 高分子基ESD防护器件常被设计成贴片式器件，这类器件与被保护电路成并联关 系。正常工作电压下为高阻态、断路状态，当发生静电放电时，由于量子隧穿效应ESD防护 器件在极短的时间内转变为低阻状态，把静电流导向地面。
技术实现思路
本专利技术所要解决的技术问题在于提供一种高分子基体双面表面贴装型静电防护 器件，可有效抑制静电放电，用于高频电路压敏元件静电防护。 本专利技术所要解决的另一技术问题在于提供上述高分子基体双面表面贴装型静电 防护器件的制备方法。4 本专利技术解决上述技术问题所采取的技术方案是一种高分子基体双面表面贴装型 静电防护器件，包括基板、内电极、芯材，端部设有的端电极，其中，所述的基板包括上下两 块，在上、下基板之间夹有一块半固化片，半固化片上设有通孔，上基板、半固化片、下基板 依次叠置，上、下基板上内电极的前端相对设置，并且半固化片上的通孔对应于两内电极前 端的相汇处，通孔中填充有芯材浆料，该芯材浆料分别与上、下基板的内电极接触，构成静 电防护器件。 在上述方案的基础上，所述上、下基板上内电极的宽度为0. 2 0. 5mm，端电极为 齐平或开半圆缺口的形状。 具体的，内电极的宽度可以为0. 2，0. 25，0. 3，0. 35，0. 4，0. 45或0. 5mm。 在上述方案的基础上，所述半固化片的厚度为0. 02 0. lmm，半固化片上通孔的孔径为0. 3 0. 6mm。 具体的，半固化片的厚度可以为0. 02，0. 03，0. 04，0. 05，0. 06，0. 07，0. 08，0. 09或 0. lmm，通孔孔径可以为0. 3，0. 35，0. 4，0. 45，0. 5，0. 55或0. 6mm。 针对上述的高分子基体双面表面贴装型静电防护器件的制备方法，包括下述步 骤 第一步在双面覆铜的环氧树脂基板上采用化学蚀刻、机械切割或激光切割的方 法在铜箔上加工内电极和端电极，并进行防氧化处理，加工成上基板和下基板，同时在上、 下基板上加工形成定位孔； 第二步取半固化片根据设计图形加工形成通孔和定位孔，定位孔与上、下基板上 的定位孔位置对应； 第三步制备芯材浆料，在下基板的内电极前端印刷芯材浆料； 第四步将半固化片通过定位孔贴敷于下基板上的同时将上基板通过定位孔压敷 于半固化片上，使上、下基片内电极的前端相对设置，并且半固化片上的通孔对应于两内电 极前端的相汇处，下基板上的芯材浆料填充在半固化片的通孔中，上、下基板上的内电极通 过半固化片通孔夹贴于芯材浆料上下两侧，制成半成品； 第五步将贴合好的半成品在热压机上加压并加热固化芯材浆料及半固化片； 第六步在端电极的中心部位采用机械或激光方式打孔或切割一条狭缝，并在孔 或狭缝内表面依次镀铜和金，或依次镀镍和金； 第七步按设计尺寸切割，制成双面表面贴装型静电防护器件。 在上述方案的基础上，所述的芯材由包括高分子基体材料、半导体填料、金属填料、绝缘填料和交联剂按比例混合而成，各组分按体积百分比计为 高分子基体材料 40 60 半导体±真料 10 40 金属±真料 10 40 绝缘填料 1 15 交联剂 0. 1 1。 具体的，高分子基体材料的体积百分比可以为40，42，45，48，50，52，55，58或60 ; 半导体填料的体积百分比可以为10，15，20，25，30，35或40 ;金属填料的体积百分比可以为 1Q，15，20，25，30，35或40 ;绝缘填料的体积百分比可以为1， 2， 5， 8， 10， 12或15 ;交联剂的体积百分比可以为0. l，O. 2，0. 3，0. 5，0. 6，0. 8或1。 在上述方案的基础上，所述的高分子基体材料可以为热塑性、热固性聚合物、橡 胶、弹性体等，具体可以为聚乙烯、聚丙烯、聚氨酯、环氧树脂、硅树脂，硅橡胶中的一种或以 上的组合物，其体积电阻系数> 109Q/cm。 在上述方案的基础上，所述的半导体填料为氧化锌、钛酸钡、碳化硅中的一种或以 上的组合物，半导体粒子的粒径为lOOnm 10 ii m。 在上述方案的基础上，所述的金属填料为铜粉、镍粉、铝粉、银粉中的一种或以上 的组合物，粒径为0. 1 30微米。 在上述方案的基础上，所述的绝缘粒子为二氧化硅、氧化铝、氧化镁、氢氧化镁、氢 氧化铝中的一种或以上的组合物，粒径为100nm 10iim。 在上述方案的基础上，所述的交联剂为硅烷偶联剂或多官能团不饱和化合物。 本专利技术的有益效果是 1、采用层压复合技术，器件电器性能更好，可实现更低嵌位电压功能； 2、复合方式将芯材浆料密封于基体内部可提高器件的耐候性； 3、完全封闭的器件结构使得器件能够耐受更高能量的冲击； 4、双面的设计使得产品更易在安装过程中无须正反面识别，更易使用。附图说明 图1为本专利技术双面覆铜的环氧树脂基板的电极结构示意图。 图2为本专利技术半圆化片结构示意图。 图3为本专利技术印刷芯材浆料后的下基板的结构示意图。 图4为本专利技术上基板、半固化片、下基板相互复合的结构示意图。 图5为本专利技术复合后半成品的结构示意图。 图6为本专利技术静电防护器件的半剖结构示意图。 附图中标号说明本文档来自技高网...

【技术保护点】
一种高分子基体双面表面贴装型静电防护器件，包括基板、内电极、芯材，端部设有的端电极，其特征在于：所述的基板包括上下两块，在上、下基板之间夹有一块半固化片，半固化片上设有通孔，上基板、半固化片、下基板依次叠置，上、下基板上内电极的前端相对设置，并且半固化片上的通孔对应于两内电极前端的相汇处，通孔中填充有芯材浆料，该芯材浆料分别与上、下基板的内电极接触，构成静电防护器件。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘伟，李江，吴兴农，
申请(专利权)人：上海长园维安微电子有限公司，
类型：发明
国别省市：31[中国|上海]