用于ＣＭＯＳ工艺中Ｎ沟道场效应晶体管阵列的版图设计方法技术

本发明专利技术提供了用于ＣＭＯＳ工艺中Ｎ沟道场效应晶体管阵列的版图设计方法，在所述Ｎ沟道场效应晶体管中使用的浅沟槽下方形成Ｐ阱掺杂区，所述浅沟槽的宽度范围为０．２５ｕｍ至０．３１ｕｍ之间。本发明专利技术所提供的方法可以制作出隔离性能好宽度窄的浅沟槽，不但能减少Ｎ沟道场效应晶体管的漏电流，从而改善器件的性能，而且还能制造出版图密度更高的Ｎ沟道场效应晶体管阵列。

Layout design method of N channel field-effect transistor array for CMOS process

The invention provides a layout design method for N channel field-effect transistor array in CMOS technique, the shallow trench below for use in the N channel field-effect transistor in the formation of P well doped region, the shallow trench width range between 0.25um to 0.31um. The method provided by the invention can produce good isolation performance of shallow groove width is narrow, can not only reduce the leakage current of N channel field-effect transistor, to improve the device performance, but also manufacturing published N n-channel field effect transistor array density higher.

【技术实现步骤摘要】

本专利技术属于一种半导体版图设计，尤其涉及一种用于CMOS工艺中N沟道场效应晶体管阵列的版图设计方法。
技术介绍
在集成电路蓬勃发展的今天，元件缩小化与集成化是必然的趋势，也是各界积极发展的重要课题。当元件尺寸逐渐缩小，集成度(Integration)逐渐提高，元件间的隔离结构也必须缩小，因此元件隔离技术困难度也逐渐增高。元件隔离有利于区域氧化法(Local Oxidation, LOCOS)来形成的场氧化层(Field Oxide )，由于场氧化层受限于其外形的鸟嘴(Birds Beak)特征，要缩小其尺寸实有困难。有鉴于此，已有其他元件隔离方法持续被发展出来，其中以浅沟道隔离(Shallow Trench Isolation, STI)最净皮广泛应用，尤其应用于次半孩t米(Sub-half Micron)的集成电^^制作工艺中。在集成电鴻4殳计上，N沟道场效应晶体管(Native transistor)没有阱注入和阈值电压调整，对于标准CMOS工艺，采用IO欧姆厘米电阻率的P型衬底，阚值电压一般在在0到0. 2V之间。N沟道场效应晶体管阵列常用于电荷泵等电路中，N沟道场效应晶体管自身的器件性能以及N沟道场效应晶体管之间的隔离所需的效果，常常需要较大的版图面积。下面，请参考图l,图l是现有技术的用于N沟道场效应晶体管内的浅沟槽隔离结构的示意图，在工作状态下，n型结区26a和26b与P型衬底10形成的PN结反向偏置，P型衬底10由于掺杂浓度低，其载流子耗尽层将展宽至STI16底下。耗尽层宽度取决于浓度梯度及偏置电压。若相邻的PN结耗尽在STI底部穿通(punch through),则会在N沟道场效应晶体管之间隔离失效。为了避免这种情况，现有技术中通过增大STI 16的宽度，例如将STI 16的宽度增大到O. 86um，又或者增加场注入(fiel(Hmplant)来实现，但是，这两种方法会使得器件的体积增大，浪费了版图的面积，因此，不能称之为理想的解决办法。
技术实现思路
本专利技术要解决的技术问题是提供一种版图设计方法，用于解决浅沟道太窄漏电而太宽又浪费版图的问题。为了实现上述目的，本专利技术提出一种用于CMOS工艺中N沟道场效应晶体管阵列的版图设计方法，在所述N沟道场效应晶体管中使用的浅沟槽下方形成P阱掺杂区，所述浅沟槽的宽度范围为0. 25um至0. 31um之间。可选的，所述浅沟槽的宽度为0. 28um。可选的，所述浅沟槽制作包括以下步骤在半导体衬底上形成所述浅沟槽；对所述浅沟槽底部进行掺杂，形成P阱掺杂区；在所述浅沟槽侧壁和底部生长衬垫氧化层和氮化硅层；在所述浅沟槽内以及所述半导体衬底表面生长绝缘介质；进行退火处理；对所述绝缘介质的表面进行研磨，去除所述半导体衬底上的绝缘介质并使所述浅沟槽表面平坦化。本专利技术用于CMOS工艺中N沟道场效应晶体管阵列的版图设计方法的有益技术效果为本专利技术用于CMOS工艺中N沟道场效应晶体管阵列的版图设计方法在浅沟槽的下方形成P阱摻杂区，避免了在浅沟槽底部出现耗尽层的情况，即使在浅沟槽的宽度设计比较小的情况下，例如0.28um，也能^艮好的防止漏电情况的发生，从而能够使得整个版图上可以容纳更多的晶体管，提高了设计的版图的密度。附图说明图1是现有技术的用于N沟道场效应晶体管内的浅沟槽隔离结构的示意图2是本专利技术用于CMOS工艺中N沟道场效应晶体管阵列的版图设计方法的制作的浅沟槽的结构示意图；图3是本专利技术用于CMOS工艺中N沟道场效应晶体管阵列的版图设计方法的漏电流的对比凝 f直图。具体实施例方式以下结合附图和具体实施方式对本专利技术作进一步的详细说明。请参考图2，图2是本专利技术用于CMOS工艺中N沟道场效应晶体管阵列的版图设计方法的制作的浅沟槽的结构示意图，从图上可以看到，在浅沟槽16下方有P阱掺杂区15，浅沟槽16隔开n型结区26a和26b,具体的制作步骤如下在半导体衬底10上形成所述浅沟槽16;对所述浅沟槽16底部进行掺杂，形成P阱掺杂区15;在所述浅沟槽16侧壁和底部生长衬垫氧化层12和氮化硅层14,生长衬垫氧化层12的目的是为了避免角落效应(CornerEffect),而生长氮化硅层14防止了由于硅制成的半导体衬底10和将填充到沟槽中的绝缘介质之间的热膨胀系数不同而产生的应力；在所述浅沟槽16内以及所述半导体衬底表面生长绝缘介质，所述绝缘介质为氧化硅， 一般是利用化学气相沉淀(CVD)在所述浅沟槽16中填入绝缘介质；进行退火处理，退火温度介于IOO(TC至120(TC之间；对所述绝缘介质的表面进行研磨，使浅沟槽表面平坦化，并去除所述N沟道表面的绝缘介质。所述浅沟槽的宽度范围为0. 25um至0. 31um之间，优选的，所述浅沟槽的宽度为0. 28um。现有技术中由于N沟道场效应晶体管是直接制造在硅衬底上的而没有阱注入，因此漏极和源极的PN结是N+和P-村底形成的PN结。在衬底一侧耗尽层会展宽很多，并延伸到浅沟槽(STI)底下。若两边的耗尽层穿通，则n型结区26a和26b之间就形成了电流通路。在此区域进行P阱注入，可以提高PN结P型低掺杂一端的浓度，减小耗尽层宽度，避免STI底下的耗尽层穿通。当浅沟槽的宽度范围为0. 25um至0. 31um之间时，使用本专利技术所提供的方法，可以避免漏电情况的发生。相比于现有技术的浅沟槽的宽度0. 86um,显然，在进行设计N沟道场效应晶体管阵列时，占用了较少的版图，换句话说，就是在一定的版图上面可以设计更多的晶体管，提高了版图的密度。最后，请参考图3，图3是本专利技术用于CMOS工艺中N沟道场效应晶体管阵列的版图设计方法的漏电流的对比数值图，图中横坐标表示所测试的晶体管的标号，纵坐标表示所测试的晶体管漏电流的大小，单位是安培，图中的方形点为现有技术中使用宽度较窄的浅沟槽的晶体管的漏电流的值，图中的原点为本专利技术提供的浅沟槽的晶体管的漏电流的值，图中的三角形点为现有技术中使用宽度较宽的浅沟槽的晶体管的漏电流的值，从图上可以直观的看出，图中方形点所表示的漏电流在0.01安培的数量级，要远远大于原点和三角形点所表示的漏电流，因此可以看出，本专利技术提供的方法可以有效地减小漏电流的发生，从而改善场效应晶体管的电学性能。虽然本专利技术已以较佳实施例揭露如上，然其并非用以限定本专利技术。本专利技术所述
中具有通常知识者，在不脱离本专利技术的精神和范围内，当可作各种的更动与润饰。因此，本专利技术的保护范围当视权利要求书所界定者为权利要求1.一种用于CMOS工艺中N沟道场效应晶体管阵列的版图设计方法，其特征在于在所述N沟道场效应晶体管中使用的浅沟槽下方形成P阱掺杂区，所述浅沟槽的宽度范围为0.25um至0.31um之间。2. 根据权利要求1所述的用于CMOS工艺中N沟道场效应晶体管阵列的版 图设计方法，其特征在于所述浅沟槽的宽度为0. 28um。3. 根据权利要求1所述的用于CMOS工艺中N沟道场效应晶体管阵列的版 图设计方法，其特征在于所述浅沟槽通过以下步骤制作Sl:在爭^体村底上形成所述浅沟槽；S2:对所述浅沟槽底部进行掺杂，形成P阱掺杂区；S3:在所述浅沟槽侧壁和底部生长衬垫氧化层和氮化硅层；S4:在所述浅沟槽内以及所述半导体衬底表面生长绝缘介质；S5:进行退火处理；S6本文档来自技高网...

【技术保护点】
一种用于ＣＭＯＳ工艺中Ｎ沟道场效应晶体管阵列的版图设计方法，其特征在于：在所述Ｎ沟道场效应晶体管中使用的浅沟槽下方形成Ｐ阱掺杂区，所述浅沟槽的宽度范围为０．２５ｕｍ至０．３１ｕｍ之间。

【技术特征摘要】

【专利技术属性】
技术研发人员：付先锋，康军，邢庆刚，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31[中国|上海]