移位寄存器及液晶显示器栅极驱动装置制造方法及图纸

本发明专利技术涉及一种移位寄存器及液晶显示器栅极驱动装置，该移位寄存器包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管，还包括：下拉薄膜晶体管，其漏极分别与信号输出端以及第一薄膜晶体管的源极连接，源极连接低电压信号输入端；以及下拉薄膜晶体管驱动单元，用于当所述信号输出端输出信号为低电平且第一时钟信号输入端输入信号为高电平时，控制所述下拉薄膜晶体管打开。本发明专利技术提供的移位寄存器及液晶显示器栅极驱动装置，能够有效抑制输出噪声，并能保证移位寄存器和栅极驱动装置中的各薄膜晶体管不会产生大的阈值电压偏移，从而保证移位寄存器以及栅极驱动装置的正常工作寿命。

Shift register and grid drive device for liquid crystal display

The invention relates to a driving device of shift register and grid LCD, the shift register comprises a first thin film transistor, a second thin film transistor, a third thin film transistor, a fourth thin film transistor, thin film transistor also includes a pull-down, drain respectively with the signal output end and a first thin film transistor is connected to a source electrode, a source electrode is connected with the low the voltage signal input end; and a pull-down thin film transistor drive unit, which is used when the output signal of the output signal is low and the first clock signal input end of the input signal is in high level, the control of the thin film transistor open drop. Shift register and grid driving liquid crystal display device provided by the invention can effectively suppress the output noise, and can ensure the thin film transistor and the gate driving device will not shift register in the large threshold voltage shift, so as to ensure the normal life of the shift register and gate driving device.

【技术实现步骤摘要】

本专利技术涉及液晶显示领域，尤其涉及一种移位寄存器及液晶显示器栅极 驱动装置。
技术介绍
现有的移位寄存器中，典型的结构为Thomson 乂^司的四晶体管二电容结 构，图1所示为该移位寄存器结构示意图，图2所示为图1所示移位寄存器 的输入输出时序图。工作原理为选择图2所示时序图中的一部分并将其划 分为五个阶段，在第一阶段，信号输入端(INPUT)输入信号为高电平，复 位信号输入端(RESETIN)输入信号为低电平，晶体管T103导通，晶体管T104 截止，所以结点PU处通过晶体管T103充电也为高电平；在第二阶段，信号 输入端(INPUT)输入信号为低电平，复位信号输入端(RESETIN)输入信号 为低电平，在第一阶段中，PU结点被拉至高电平，并在第二阶段中继续升高， 晶体管T101导通，第一时钟信号输入端(CLKIN)输入信号为高电平，所以 信号输出端(OUTPUT)为高电平；由于晶体管T103、 T104截止，则PU结点 此时浮空，信号输出端(OUTPUT)为高电平，通过电容C102向结点PU耦合， 所以PU结点处电平在第一阶段基础上继续升高；在第三阶段，信号输入端 (INPUT)输入信号为低电平，复位信号输入端(RESETIN)输入信号为高电 平，晶体管T102和T104导通，由于T102的源极连接低电压信号输入端 (VSSIN),所以信号输出端(OUTPUT)为低电平；在第四阶段，信号输入端 (INPUT)输入信号为低电平，复位信号输入端(RESETIN)输入信号为低电 平，PU结点为低电平，所以TlOl、 T102、 T103、 T104均截止，信号输出端(OUTPUT)保持为低电平；在第五阶段，信号输入端(INPUT)输入信号为低 电平，复位信号输入端(RESET)输入信号为低电平，各晶体管保持第四阶段 的状态，所以信号输出端(OUTPUT)仍为低电平。在这五个阶段中，第一阶 段信号输入端(INPUT)端输入高电平，第二阶段信号输出端(OUTPUT)为高 电平，完成一次移位，第三阶段复位信号输入端(RESETIN)端输入高电平， 完成复位的操作，所以可以将第一、二、三阶段定义为移位寄存器的工作时 间，第四、五阶段，信号输入端(INPUT)、复位信号输入端(RESETIN)端 均为低电平，所以可以将第四、五阶段定义为移位寄存器的非工作时间。可以看出，在非工作时间内，信号输入端(INPUT)、复位信号输入端(RESETIN)、信号输出端(OUTPUT)均为低电平，当第一时钟信号(CLKIN) 升高时，通过晶体管T101的寄生电容Cgdl耦合到PU结点，使得晶体管T101 的漏电流增大，从而信号输出端(OUTPUT)电位升高，并且由于在非工作时 间内T103、 T104、 T102均截止，所以当信号输出端(OUTPUT )受CLKIN端的 影响电位升高时，没有下拉晶体管使信号输出端(OUTPUT)的电压降低，从而 使信号输出端(OUTPUT)输出信号产生较大噪声。针对该问题，Thomson公司提出了六晶体管结构的移位寄存器，如图3 所示为该移位寄存器结构示意图，图4所示为图3所示移位寄存器的输入输 出时序图。从图3和图4中可以看出，在移位寄存器的非工作时间内PD结点 保持高电平，T202保持导通，由于T202的源极连接低电压信号输入端(VSSIN),所以信号输出端(OUTPUT)可以保持低电平，这样就不容易受到 第一时钟信号输入端(CLKIN)输入信号的影响。但是，将如图3所示的移位 寄存器应用到液晶显示器的栅极驱动装置中时，对于扫描方式为逐行扫描的 液晶显示器来说，每一个移位寄存器负责一行用于控制液晶像素开关薄膜晶 体管的打开和关闭，当移位寄存器处于工作时间时，控制薄膜晶体管打开， 当移位寄存器处于非工作时间时，控制薄膜晶体管关闭。如果总共有1000行 液晶像素， 一个移位寄存器控制一行薄膜晶体管，则每个移位寄存器在液晶显示器显示一帧图像的时间T内，只有T/1000的时间处于工作状态，其余绝 大多数时间处于非工作状态，这样晶体管T202、 T204受到了近乎直流的偏置 作用，这样会造成T202、 T204产生较大的阈值电压偏移，降低了移位寄存器 的可靠性，最终会影响移位寄存器的寿命。
技术实现思路
本专利技术的目的在于针对现有技术存在的问题，提供一种移位寄存器及液 晶显示器栅极驱动装置，可以抑制移位寄存器输出噪声，并能保证移位寄存 器中各晶体管不产生大的阈值电压偏移，从而保证移位寄存器工作的可靠性。为了实现上述目的，本专利技术提供了一种移位寄存器，包括第一薄膜晶体管，其漏极连接第一时钟信号输入端，栅极和源极之间连 接第一电容，源极还连接信号输出端；第二薄膜晶体管，其漏极与信号输出端连接，栅极连接复位信号输入端， 源极与低电压信号输入端连接；第三薄膜晶体管，其栅极和漏极与信号输入端连接；第四薄膜晶体管，其栅极与所述复位信号输入端连接，漏极与所述第三 薄膜晶体管的源极连接，源极与低电压信号输入端连接；下拉薄膜晶体管，其漏极分别与信号输出端以及第 一薄膜晶体管的源极 连接，源极连接低电压信号输入端；以及下拉薄膜晶体管驱动单元，分别与信号输入端、第一时钟信号输入端、 第三薄膜晶体管的源极和漏极、低电压信号输入端、第一薄膜晶体管的栅极 以及所述下拉薄膜晶体管的栅极连接，用于当所述信号输出端输出信号为低 电平且第一时钟信号输入端输入信号为高电平时，控制所述下拉薄膜晶体管 打开。本专利技术还提供了一种液晶显示器栅极驱动装置，包括沉积在液晶显示 器阵列基板上的多个移位寄存器；除第一个移位寄存器和最后一个移位寄存器外，其余每个移位寄存器的 信号输出端均和与其相邻下一个移位寄存器的信号输入端以及与其相邻的上 一个移位寄存器的复位信号输入端连接，第一个移位寄存器的信号输出端与 第二个移位寄存器的信号输入端连接，最后一个移位寄存器的信号输出端和与其相邻的上一个移位寄存器的复位信号输入端以及自身的复位信号输入端连接；第一个移位寄存器的信号输入端输入帧起始信号；第奇数个移位寄存器的第一时钟信号输入端输入系统第一时钟信号，第 二时钟信号输入端输入系统第二时钟信号；第偶数个移位寄存器的第一时钟 信号输入端输入系统第二时钟信号，第二时钟信号输入端输入系统第一时钟 信号；每个移位寄存器的低电压信号输入端输入低电平信号； 每个移位寄存器的高电压信号输入端输入高电平信号。 本专利技术还提供了一种液晶显示器栅极驱动装置，包括多个沉积在液晶 显示器阵列基板上的多个移位寄存器；除第一个移位寄存器和最后一个移位寄存器外，其余每个移位寄存器的 信号输出端均和与其相邻下一个移位寄存器的信号输入端以及与其相邻的上 一个移位寄存器的复位信号输入端连接，第一个移位寄存器的信号输出端与 第二个移位寄存器的信号输入端连接，最后一个移位寄存器的信号输出端和 与其相邻的上一个移位寄存器的复位信号输入端连接；第一个移位寄存器的信号输入端输入帧起始信号，最后一个移位寄存器 的复位信号输入端输入帧起始信号；第奇数个移位寄存器的第一时钟信号输入端输入系统第一时钟信号，第 二时钟信号输入端输入系统第二时钟信号；第偶数个移位寄存器的第一时钟 信号输入端输入系统第二时钟信号，第二本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包括：　第一薄膜晶体管，其漏极连接第一时钟信号输入端，栅极和源极之间连接第一电容，源极还连接信号输出端；　第二薄膜晶体管，其漏极与信号输出端连接，栅极连接复位信号输入端，源极与低电压信号输入端连接；　 　第三薄膜晶体管，其栅极和漏极与信号输入端连接；　第四薄膜晶体管，其栅极与所述复位信号输入端连接，漏极与所述第三薄膜晶体管的源极连接，源极与低电压信号输入端连接；　下拉薄膜晶体管，其漏极分别与信号输出端以及第一薄膜晶体管的源 极连接，源极连接低电压信号输入端；以及　下拉薄膜晶体管驱动单元，分别与信号输入端、第一时钟信号输入端、第三薄膜晶体管的源极和漏极、低电压信号输入端、第一薄膜晶体管的栅极以及所述下拉薄膜晶体管的栅极连接，用于当所述信号输出端输出信号为低 电平且第一时钟信号输入端输入信号为高电平时，控制所述下拉薄膜晶体管打开。

【技术特征摘要】
1、一种移位寄存器，其特征在于，包括第一薄膜晶体管，其漏极连接第一时钟信号输入端，栅极和源极之间连接第一电容，源极还连接信号输出端；第二薄膜晶体管，其漏极与信号输出端连接，栅极连接复位信号输入端，源极与低电压信号输入端连接；第三薄膜晶体管，其栅极和漏极与信号输入端连接；第四薄膜晶体管，其栅极与所述复位信号输入端连接，漏极与所述第三薄膜晶体管的源极连接，源极与低电压信号输入端连接；下拉薄膜晶体管，其漏极分别与信号输出端以及第一薄膜晶体管的源极连接，源极连接低电压信号输入端；以及下拉薄膜晶体管驱动单元，分别与信号输入端、第一时钟信号输入端、第三薄膜晶体管的源极和漏极、低电压信号输入端、第一薄膜晶体管的栅极以及所述下拉薄膜晶体管的栅极连接，用于当所述信号输出端输出信号为低电平且第一时钟信号输入端输入信号为高电平时，控制所述下拉薄膜晶体管打开。2、 根据权利要求l所述的移位寄存器，其特征在于，所述下拉薄膜晶体 管驱动单元还与高电压信号输入端和第二时钟信号输入端连接；所述下拉薄膜晶体管驱动单元具体包括第五薄膜晶体管，其栅极与所述第二时钟信号输入端连接，漏极与所述 信号输入端以及第三薄膜晶体管的漏极连接，源极与所述第四薄膜晶体管的 漏极连接；第六薄膜晶体管，其漏极与所述第三薄膜晶体管的源极连接，源极与所 述第四薄膜晶体管的源极连接；第七薄膜晶体管，其栅极与所述第一时钟信号输入端连接，漏极与所述 高电压信号输入端连接，源极分别与所述下拉薄膜晶体管的栅极和第六薄膜晶体管的栅极连接；第八薄膜晶体管，其栅极与所述第三薄膜晶体管的源极、第一薄膜晶体 管的栅极及第五薄膜晶体管的源极连接，漏极与所述第七薄膜晶体管的源极 连接，源极与所述低电压信号输入端连接；第九薄膜晶体管，其栅极与所述第二时钟信号输入端连接，漏极与所述 第七薄膜晶体管的源极连接，源极与所述低电压信号输入端连接；第十薄膜晶体管，其栅极与所述第二时钟信号输入端连接，漏极与所述 第一薄膜晶体管的源极及信号输出端连接，源极与所述低电压信号输入端连接。3、根据权利要求1所述的移位寄存器，其特征在于，所述下拉薄膜晶体 管驱动单元还与第二时钟信号输入端连接； 所述下拉薄膜晶体管驱动单元具体包括第五薄膜晶体管，其栅极与所述第二时钟信号输入端连接，漏极与所述 信号输入端以及第三薄膜晶体管的漏极连接，源极与所述第四薄膜晶体管的 漏极连接；第六薄膜晶体管，其漏极与所述第三薄膜晶体管的源极连接，漏极与所 述第四薄膜晶体管的源极连接；第七薄膜晶体管，其栅极和漏极均与所述第一时钟信号输入端连接，源 极分别与所述下拉薄膜晶体管的栅极和第六薄膜晶体管的栅极连接；第八薄膜晶体管，其栅极与所述第三薄膜晶体管的源极、第一薄膜晶体 管的栅极及第五薄膜晶体管的源极连接，漏极与所述第七薄膜晶体管的源极 连接，源极与所述低电压信号输入端连接；第九薄膜晶体管，其栅极与所述第二时钟信号输入端连接，漏极与所述 第七薄膜晶体管的源极连接，源极与所述低电压信号输入端连接；第十薄膜晶体管，其栅极与所述第二时钟信号输入端连接，漏极与所述 第一薄膜晶体管的源极及信号输出端连接，源极与所述低电压信号输入端连接。4、 根据权利要求l所述的移位寄存器，其特征在于，所述下拉薄膜晶体管驱动单元还与高电压信号输入端连接；所述下拉薄膜晶体管驱动单元具体包括第五薄膜晶体管，其漏极与所述信号输入端以及第三薄膜晶体管的漏极连接，源极与所述第四薄膜晶体管的漏极连接；第六薄膜晶体管，其漏极与所述第三薄膜晶体管的源极连接，漏极与所 述第四薄膜晶体管的源极连接；第七薄膜晶体管，其栅极与所述第一时钟信号输入端连接，漏极与所述 高电压信号输入端连接，源极分别与所述下拉薄膜晶体管的栅极和第六薄膜 晶体管的栅极连接；第八薄膜晶体管，其栅极与所述第三薄膜晶体管的源极、第一薄膜晶体 管的栅极及第五薄膜晶体管的源极连接，漏极与所述第七薄膜晶体管的源极 连接，源极与所述低电压信号输入端连接；第九薄膜晶体管，其漏极与所述第七薄膜晶体管的源极连接，源极与所 述低电压信号输入端连接；第十薄膜晶体管，其...

【专利技术属性】
技术研发人员：商广良，
申请(专利权)人：北京京东方光电科技有限公司，
类型：发明
国别省市：11[中国|北京]