半导体元件的制造方法技术

本发明专利技术涉及半导体元件的制造方法。具体而言，提供一种以降低的制造成本来制造良好特性的半导体元件的方法。半导体元件的制造方法包括：含ＧａＮ的半导体层的形成步骤；电极层形成步骤；在含ＧａＮ的半导体层上形成Ａｌ膜的步骤；形成由如下材料构成的掩模层的步骤，该材料的蚀刻速率小于Ａｌ膜的材料的蚀刻速度；将掩模层用作掩模来形成隆起部的步骤；使Ａｌ膜的侧壁的位置相对于掩模层的侧壁的位置凹进的步骤；在隆起部的侧表面和掩模层的顶表面上形成由如下材料构成的保护膜的步骤，该材料的蚀刻速率小于形成Ａｌ膜的材料的蚀刻速率；以及去除Ａｌ膜并且从而去除掩模层和在掩模层的顶表面上形成的保护膜的部分的步骤。

【技术实现步骤摘要】

本专利技术涉及一种，尤其地涉及一种具有含氮化镓的半导体 层的。
技术介绍
已知一种半导体元件，其在含氮化镓的半导体层中具有隆起(ridge)结构。已提 出各种方法来形成半导体元件的隆起结构的。例如，日本专利特开No. 2000-004063 (以下将被称为“专利文献1”的)公布了 一种技术，其中将由氧化硅形成的第一保护膜或光致抗蚀剂膜用作掩模，通过干法蚀刻在 含氮化镓的半导体层中形成隆起结构。在干法蚀刻之后，在形成的隆起部(条纹形波导管 (stripe-shapedwaveguide))上方形成由不同于第一保护膜的材料构成的第二保护膜，并 用氢氟酸去除用作用于形成隆起部的掩模的第一保护膜，以暴露作为与电极接触的区域的 隆起部的顶表面。第二保护膜覆盖隆起部的侧表面，并提出将Ti、V、Zr、Nb、Hf、Ta等氧化 物、或BN、SiC、AlN等用作该第二保护膜的材料。此外，日本专利特开No. 2001-160650 (以下将被称为“专利文献2”的)公布了一种结构，其中，上面的第二保护膜具有多层膜的结构。在该多层膜中，与隆起部接触的层由 氮化物膜形成，而距隆起部最远的层由氧化物层形成。同样，专利文献2还公布了仅在隆起 部的顶表面上形成电极的结构。日本专利特开Νο·2004-119772(以下将被称为“专利文献3”的)公布了以下方 法，来作为形成以上的隆起部和覆盖隆起部侧表面的保护膜的方法。首先，在含氮化镓的 半导体层上将分别由SiO2膜和&02膜的两层形成的膜形成为上面的第一保护膜，并且在 氧气氛中在第一保护膜上进行热处理，使得不可用氟化铵来蚀刻&;02膜。其后，通过反应 离子蚀刻(RIE)部分地去除由SiO2膜和&02膜形成的第一保护膜，以在第一保护膜中形 成隆起部的图案。然后，进行利用包含氯气的蚀刻气体的干法蚀刻，以部分地去除在第一 保护膜所掩模下的含氮化镓的半导体层，使得形成隆起部。其后，将样品浸入氟化氨液体 (liquidammonium fluoride)，使得通过蚀刻使位于第一保护膜下面的SiO2膜的侧壁凹进。 在该处理中，不通过氟化铵来蚀刻已经受以上热处理的膜，使得仅选择性地蚀刻SiO2 膜。其后，通过电子束气相沉积法或溅射气相沉积法将&02膜形成为第二保护膜，以覆盖 整个第一保护膜和隆起部。在该处理中，形成第一保护膜的SiO2膜具有凹进的侧壁，使得 不将第二保护膜、即膜沉积在SiO2膜的侧壁上。用氟化铵去除形成第一保护膜的SiO2 膜，使得同时去除位于该SiO2膜上的&02膜。这样，第二保护膜、即&02膜覆盖隆起部的 侧壁，并且使隆起部的顶表面暴露，使得能在该顶表面上形成电极。日本专利特开No. 2003-179301 (以下将被称为“专利文献4”的)公布了以下方 法，以作为形成隆起部和覆盖该隆起部的侧表面的保护膜的方法。首先，在含氮化镓的半导 体层上形成第一电极层，并通过剥离(lift-off)法在第一电极层的预定区域上形成第二 电极。第二电极具有与要形成的隆起部相同的平面形状。将第二电极用作掩模进行蚀刻，以部分地去除第一电极层以及含氮化镓的半导体层，使得在含氮化镓的半导体层上形成隆 起部。其后，在整个结构上形成绝缘膜。执行在第二电极上的绝缘膜中形成窗口的步骤，以 与位于隆起部上面的第二电极接触。上述半导体元件的传统制造方法具有以下问题。在专利文献1公布的制造方法 中，在形成第二保护膜之后用氢氟酸去除第一保护膜，使得(利用剥离法)去除位于隆起部 的顶表面上的第二保护膜。然而，在该处理中，不可完全从隆起部的顶表面去除第二保护膜 的部分，使得第二保护膜可作为毛刺保留。在该情形下，当在隆起部的顶表面上形成电极 时，隆起部的顶表面与电极之间的接触可能不完全，导致半导体元件低的产品良品率。在该 情形下，难于降低半导体元件的制造成本。在如专利文献2所公布地仅在隆起部的顶表面上形成电极的情形下，必须定位用 于通过蚀刻形成电极的掩模图案，以精确地匹配隆起部的顶表面的位置。然而，随着隆起部 尺寸的减小，这样的定位调整变得更加困难。当掩模图案的位置偏离隆起部的位置时，电极 的位置将偏离隆起部的顶表面的位置，这减少半导体元件的制造良品率。因此，难于降低半 导体元件的制造成本。根据专利文献3，必须在形成第一保护膜的&02膜上进行在氧气氛中的热处理，以 增强对氟化铵的耐性(用于防止用氟化铵的蚀刻)，并且由于热处理的需求所以难于降低 制造成本。根据专利文献4，在绝缘膜中形成位于隆起部上面的窗口，用于电极与外部电路之 间的连接。在形成用于形成窗口的蚀刻的掩模图案的工艺中，必须使掩模图案的位置精确 地匹配隆起部的顶表面的位置。然而，随着隆起部尺寸减小，用于这样的位置的调整变得更 加困难。当掩模图案的位置偏离隆起部的位置时，用于使电极暴露的窗口的位置偏离隆起 部的顶表面的位置(即，形成电极的区域的位置)。因此，使半导体元件的制造良品率降低， 使得难于降低半导体元件的制造成本。在专利文献1至3所公布的技术中，形成隆起部，并且其后在隆起部上形成电极 层。在该情形下，在形成电极层的步骤之前的制造步骤中，含氮化镓的半导体层的表面被杂 质氧化或污染。这导致生产的元件的驱动电压升高的问题。
技术实现思路
本专利技术的目的是以降低的制造成本提供一种制造良好特性的半导体元件的方法。根据本专利技术的执行以下步骤。首先，该方法执行制备形成 半导体元件的含氮化镓的半导体层的步骤。该方法执行在含氮化镓的半导体层上形成电 极层的步骤。该方法执行在电极层上形成第一膜的步骤。该方法执行形成第二膜的步骤， 该第二膜具有图案，并由用碱性蚀刻剂蚀刻的速率小于第一膜的材料的蚀刻速率的材料构 成。该方法执行下述步骤通过在用第二膜为掩模的情况下进行蚀刻以部分地去除第一膜、 电极层以及含氮化镓的半导体层，从而在在位于第二膜下面的区域中的含氮化镓的半导体 层中形成隆起部。该方法执行通过利用碱性蚀刻剂的蚀刻去除位于隆起部上的第一膜的端 部，使该第一膜的端表面的位置相对于第二膜的端表面的位置凹进的步骤。该方法执行在 隆起部的侧表面和第二膜的顶表面上形成保护膜的步骤，该保护膜由用碱性蚀刻剂蚀刻的 速率小于形成第一膜的材料的蚀刻速率的材料构成。该方法执行通过利用碱性蚀刻剂的蚀刻来去除第一膜，从而去除第二膜以及在第二膜的顶表面上形成的保护膜的一部分的步马聚O此外，根据本专利技术的执行以下步骤。首先，该方法执行制备形成半导体元件的含氮化镓的半导体层的步骤。该方法执行在含氮化镓的半导体层上面形 成电极层的步骤。该方法执行在电极层上形成第一膜的步骤。该方法执行形成第二膜的步 骤，该第二膜具有图案并由如下材料构成，该材料用由磷酸、硝酸、乙酸和水构成的混合酸 蚀刻的速率小于第一膜的材料的蚀刻速度。该方法执行下述步骤通过在用第二膜为掩模 的情况下进行蚀刻以部分地去除第一膜、电极层以及含氮化镓的半导体层，从而在在位于 第二膜下面的区域中的含氮化镓的半导体层中形成隆起部。该方法执行通过利用混合酸的 蚀刻来去除位于隆起部上的第一膜的端部，使该第一膜的端表面的位置相对于第二膜的端 表面的位置凹进的步骤。该方法执行在隆起部的侧表面和第二膜的顶表面上形成本文档来自技高网...

【技术保护点】
一种半导体元件的制造方法，包括以下各步骤：制备形成所述半导体元件的含氮化镓的半导体层，在所述含氮化镓的半导体层上形成电极层；在所述电极层上形成第一膜；形成具有图案的第二膜，并且所述第二膜由在用碱性蚀刻剂蚀刻时的蚀刻速率小于所述第一膜的材料的蚀刻速率的材料构成；通过在用所述第二膜为掩模的情况下进行蚀刻以部分地去除所述第一膜、所述电极层以及所述含氮化镓的半导体层，从而在位于所述第二膜下面的区域中的所述含氮化镓的半导体层中形成隆起部；通过利用所述碱性蚀刻剂进行蚀刻去除位于所述隆起部上的所述第一膜的端部，使所述第一膜的端表面的位置相对于所述第二膜的端表面的位置凹进；在所述隆起部的侧表面和所述第二膜的顶表面上形成保护膜，所述保护膜由在用所述碱性蚀刻剂蚀刻时的蚀刻速率小于形成所述第一膜的材料的蚀刻速率的材料构成；以及通过利用所述碱性蚀刻剂进行蚀刻去除所述第一膜，并且由此去除所述第二膜以及在所述第二膜的顶表面上形成的所述保护膜的部分。

【技术特征摘要】
JP 2009-2-24 2009-041169一种半导体元件的制造方法，包括以下各步骤制备形成所述半导体元件的含氮化镓的半导体层，在所述含氮化镓的半导体层上形成电极层；在所述电极层上形成第一膜；形成具有图案的第二膜，并且所述第二膜由在用碱性蚀刻剂蚀刻时的蚀刻速率小于所述第一膜的材料的蚀刻速率的材料构成；通过在用所述第二膜为掩模的情况下进行蚀刻以部分地去除所述第一膜、所述电极层以及所述含氮化镓的半导体层，从而在位于所述第二膜下面的区域中的所述含氮化镓的半导体层中形成隆起部；通过利用所述碱性蚀刻剂进行蚀刻去除位于所述隆起部上的所述第一膜的端部，使所述第一膜的端表面的位置相对于所述第二膜的端表面的位置凹进；在所述隆起部的侧表面和所述第二膜的顶表面上形成保护膜，所述保护膜由在用所述碱性蚀刻剂蚀刻时的蚀刻速率小于形成所述第一膜的材料的蚀刻速率的材料构成；以及通过利用所述碱性蚀刻剂进行蚀刻去除所述第一膜，并且由此去除所述第二膜以及在所述第二膜的顶表面上形成的所述保护膜的部分。2.根据权利要求1所述的半导体元件的制造方法，其中， 形成所述第二膜的步骤使用剥离法。3.根据权利要求1所述的半导体元件的制造方法，其中， 所述第一膜由铝构成。4.根据权利要求1所述的半导体元件的制造方法，还包括步骤在形成所述第一膜的步骤之后并且在形成所述第二膜的步骤之前，在所述第一膜上形 成涂覆膜；以及部分地去除所述涂覆膜以至具有与所述第二膜大致相同的图案，其中 部分地去除所述保护膜的所述步骤还去除位于所述第一膜上的所述涂覆膜。5.根据权利要求4所述的半导体元件的制造方法，其中， 所述涂覆膜由金或钛构成。6.根据权利要求1所述的半导体元件的制造方法，其中，所述第二膜由选自如下组中的至少一种材料构成，所述组包含二氧化硅、氧化硅、氮化 硅、氧化锆、氧化钽、氧化镧、氧化铈以及氧化铪。7.根据权利要求1所述的半导体元件的制造方法，其中，所述保护膜由选自如下组的至少一种材料构成，所述组包含二氧化硅、氧化硅、氮化 硅、氧化锆、氧化钽、氧化镧、氧化铈以及氧化铪。8.根据权利要求1所述的半导体元件的制造方法，其中，所述电极层由选自如下组的至少一种材料构成，所述组包含钯、钼、铑、锇、铱、镍以及金。9.根据权利要求1所述的半导体元件的制造方法，其中，所述含氮化镓的半导体层是在非极性或半极性衬底上通过外延生长形成的半导体层。10.根据权利要求9所述的半导体元件的制造方法，其中， 所述半极性衬底由具有六方晶体的晶体结构的材料构成，以及平面方向Wool]相对于所述半极性衬底的主表面的法向矢量倾斜63°至80°或 100°至1...

【专利技术属性】
技术研发人员：片山浩二，北林弘之，荒川聪，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：JP[日本]