半导体集成电路制造技术

本发明专利技术提供了一种能够减少功率消耗而不阻碍ＣＰＵ的操作的半导体集成电路。与ＣＰＵ（１０）分离地安装的电源控制电路（４０）检测来自于被安装在半导体芯片（１）上的ＣＰＵ（１０）的信号（例如，空闲信号（Ｓｉ））。响应于空闲信号（Ｓｉ），电源控制电路（４０）通过控制开关元件（３０＿１）控制源电压Ｖｐ到ＣＰＵ（１０）的供给。这使得能够有效地控制电源而不阻碍ＣＰＵ（１０）的操作。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路，并且更具体地，涉及一种减少 功能块的功率消耗的半导体集成电路。
技术介绍
在日本专利特开No.2004-192296中描述了与电源控制有关的技术。在日本专利特开No.2004-192296中描述的功率消耗控制电路通常 根据功能宏的内部状态控制到功能宏的电源，即停止电源或者改变电 源电压。具体地，功率消耗控制电路从功能宏接收表示功能宏的内部状态的信号。当信号指示空闲状态时，功率消耗控制电路停止到功能 宏的电源。当信号指示存储器访问状态等等时，功率消耗控制电路将 被提供给功能宏的电压设置为预定的电压值。这使得能够减少功率消耗同时以必要的和充分的方式确保功能宏 的操作性能。但是，使用日本专利特开No.2004-192296中描述的技术，内部状 态监测单元需要始终监测功能宏的内部状态并且将功能宏的内部状态 与被存储在寄存器中的信息进行比较，该信息指示当功能宏达到给定 的内部状态时需要执行什么类型的控制。尽管日本专利特开 No.2004-192296描述了由诸如内部状态监测单元的预定的功能块执行 监测和电源控制，但是没有提到实际的半导体集成电路如何具体地实 施监测和控制。鉴于日本专利特开No.2004-192296中的描述，认为当 控制由半导体集成电路执行时由软件实施该控制。在这样的情况下，可想而知，由CPU (中央处理单元)具体地监测功能宏。即，CPU定期读取寄存器的值并且进行比较以了解功能宏的内部状态以及当功能 宏达到特定的内部状态时需要的控制的类型，其中寄存器存储关于功 能宏的内部状态和控制详情之间的对应关系的信息。为此，然而，需要将中断信号定期输入CPU。 CPU也执行其它的处理。因此，每次输入中断信号时应优先执行的处理被中断。在这样的情况下，需要更多的时间完成CPU的主要处理，导致增加功率消耗。因此，在日本专利 特幵No.2004-192296中描述的技术具有有待解决的技术问题即，半 导体集成电路不能有效地控制电源。作为参考示例，日本专利特开No.2006-237189描述了一种半导体 装置，其中功能宏基于由功能宏管理的电源的状态确定从电源控制电 路接收到的控制请求是否要求停止电源。
技术实现思路
根据本专利技术的一个方面的半导体集成电路包括开关，该开关控 制是否将源电压提供给被耦合到所述开关的对象(object);功能宏， 所述功能宏被耦合到所述开关以基于经由所述开关提供的所述源电压 执行预定的指令；中央处理单元，所述中央处理单元与所述功能宏分 离，执行预定的指令并且输出信号；以及电源控制电路，所述电源控 制电路与所述中央处理单元分离，并且响应于所述信号控制所述开关。艮P，根据本专利技术，由于与中央处理单元分离地安装的电源控制电 路响应于由CPU输出的第一信号控制第一开关并且第一幵关控制到功 能宏的源电压供给，所以与传统的技术不同，中央处理单元不需要控 制功能宏的状态。因此，中央处理单元能够在不接收用于电源控制的 定期中断信号的情况下执行主要的处理。因此，本专利技术能够有效地控 制电源而不阻碍中央处理单元的操作。本专利技术能够有效地控制到半导体集成电路中的功能宏的电源。附图说明结合附图，根据某些优选实施例的以下描述，本专利技术的以上和其 它目的、优点和特征将更加明显，其中图1是示出从本专利技术的电源控制电路的应用导致的半导体芯片的 第 一 实施例的示例性构造的框图2是示出根据第一实施例的隔离电路的示例性构造的框图3是示出根据本专利技术的第一实施例的电源关闭操作的示例的流程图4是示出根据本专利技术的第一实施例的电源接通操作的示例的流程图5是示出从本专利技术的电源控制电路的应用导致的半导体芯片的 第二实施例的示例性构造的框图6是示出根据本专利技术的第二实施例的电源关闭操作的示例的流 程图；以及图7是示出根据本专利技术的第二实施例的电源接通操作的示例的流 程图。具体实施例方式现在在这里将会参考示意性实施例描述本专利技术。本领域的技术人 员将会理解能够使用本专利技术的教导完成许多替代的实施例并且本专利技术 不限于为解释性目的而示出的实施例。将会参考图1至图7描述根据本专利技术的电源控制电路以及由电源 控制电路的应用导致的半导体芯片的第一和第二实施例，其中将会用 相同的附图标记表示相同的组件并且将会根据为了清楚的要求而省略 重复的描述。根据图1中所示的本实施例的半导体芯片1包括CPU (中央处理争元)10和图像处理宏20、诸如MOS (金属氧化物半导体)开关30—1 至30_2的第一和第二开关、以及电源控制电路40,其中CPU10和图 像处理宏20是功能宏的示例并且电源控制电路40是与CPU 10分离地 安装的硬件。第一和第二开关执行切换以分别将源电压Vp提供给CPU 10和图像处理宏20或者切断到CPU 10和图像处理宏20的源电压Vp。 响应于分别表示CPU 10和图像处理宏20的空闲状态的空闲信号Sil 和Si2，电源控制电路40分别生成允许(指示)CPU10和图像处理宏 20被复位的复位信号Srl和Sr2,还生成分别用于MOS开关30—1和 30—2的控制信号Scsl和Scs2。顺便说明，在下文中，可以用30统一 地表示MOS开关30_1和30—2，用Sr表示复位信号Srl和Sr2，用Scs 表示控制信号Scsl和Scs2，并且用Si表示空闲信号Sil和Si2。此外， 空闲信号Sil是由CPU IO输出的第一信号的示例而空闲信号Si2是由 图像处理宏20输出的第二信号的示例。第一信号的其它可能的示例包 .括由根据稍后描述的其它实施例的CPU IO输出的复位请求信号和取消 复位请求信号。第二信号的其它可能的示例包括由图像处理宏20输出 至CPU10的中断信号Sint。例如，假定从被安装在半导体芯片1的外部的电源IC (未示出) 提供源电压。传统上，由于半导体芯片中的布局限制(例如，满足电压供给要 求的MOS开关在尺寸上较大)导致MOS开关很少被安装在半导体芯 片上。但是，最近的小型化已经逐渐地使得能够将MOS开关安装在半 导体芯片上。半导体芯片1还包括隔离电路50一1和50_2，该隔离电路50j和 50_2基于从电源控制电路40输出的隔离控制信号Scil和Sci2分别固 定CPU10和图像处理宏20的输入/输出信号电平；振荡器60，该振荡 器60为CPU 10和图像处理宏20生成操作时钟CLK;以及存储器70， 该存储器70用于CPU 10和图像处理宏20之间的通信，其中在下文中可以用50统一地表示隔离电路50—1和50—2,并且用Sci表示隔离控 制信号Scil和Sci2。图2示出隔离电路50的具体的示例性构造。在本示例中，隔离电 路50具有两个与(AND)电路51和52。来自于被接通(被提供有源 电压Vp)的功能宏(例如，图1中的CPU)的输出信号被输入在与电 路51的一个输入端子中而隔离控制信号Sci被输入在另一个输入端子 中。因此，当隔离控制信号Sci是逻辑零(Sci-O)时，被关断(没有 被提供有源电压Vp)的功能宏(例如，图2中的图像处理宏)的输入 信号电平被恒定地固定在非有效的逻辑电平，例如，被固定在0。 作为示例，当处于非有效的逻辑状态时通常中断信号是0。另一方 面，当隔离控制信号Sci是逻辑1 (Sci本文档来自技高网...

【技术保护点】
一种半导体集成电路，包括：　开关，所述开关控制是否将源电压提供给被耦合到所述开关的对象；　功能宏，所述功能宏被耦合到所述开关以基于经由所述开关提供的所述源电压执行预定指令；　中央处理单元，所述中央处理单元与所述功能宏分离， 执行预定指令并且输出信号；以及　电源控制电路，所述电源控制电路与所述中央处理单元分离，并且响应于所述信号控制所述开关。

【技术特征摘要】
JP 2008-8-1 2008-199763;JP 2009-4-24 2009-1060831.一种半导体集成电路，包括开关，所述开关控制是否将源电压提供给被耦合到所述开关的对象；功能宏，所述功能宏被耦合到所述开关以基于经由所述开关提供的所述源电压执行预定指令；中央处理单元，所述中央处理单元与所述功能宏分离，执行预定指令并且输出信号；以及电源控制电路，所述电源控制电路与所述中央处理单元分离，并且响应于所述信号控制所述开关。2. 根据权利要求l所述的半导体集成电路，其中所述开关是第一开关并且所述信号是第一信号， -所述半导体集成电路进一步包括第二开关，所述第二开关与所述第一开关分离并且控制是否将所述源电压提供给被耦合到所述第二开关的对象，其中所述中央处理单元被耦合到所述第二开关以基于经由所述第二开关提供的所述源电压执行预定指令；其中所述功能宏输出第二信号；其中所述电源控制电路响应于所述第二信号控制所述第二开关。3. 根据权利要求2所述的半导体集成电路，其中所述电源控制电路响应于所述第一信号控制所述第二开关。4. 根据权利要求3所述的半导体集成电路，其中所述电源控制电路响应于所述第二信号控制所述第一开关。5. 根据权利要求2所述的半导体集成电路，其中所述第一信号是表示所述中央处理单元请求复位所述功能宏的复位请求信号。6. 根据权利要求5所述的半导体集成电路，其中所述电源控制电路响应于所述复位请求信号控制所述第一开关使得所述源电压不被提供给所述功能宏。7. 根据权利要求2所述的半导体集成电路，其中所述第一信号是表示所述中央处理单元请求取消复位所述功能宏的取消复位请求信号。8. 根据权利要求7所述的半导体集成电路，其中所述电源控制电路响应于所述取消复位请求信号控制所述第一开关使得所述源电压被提供给所述功能宏。9. 根...

【专利技术属性】
技术研发人员：佐藤美由纪，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]