用于高压集成电路的脉冲发生电路，包括上升沿脉冲发生电路、上升沿ＶＳ电压检测电路、下降沿脉冲发生电路、电平转换电路：输入信号ＶＩＮ连接非门的输入，非门输出连接上升沿脉冲发生电路；上升沿脉冲发生电路由低压侧电源进行供电，上升沿脉冲发生电路输出端一连接下降沿脉冲发生电路，上升沿脉冲发生电路输出端二连接上升沿ＶＳ电压检测电路；上升沿ＶＳ电压检测电路由低压侧电源进行供电，并且与高压侧电源负端相连，上升沿ＶＳ电压检测电路输出端连接电平转换电路；下降沿脉冲发生电路由低压侧电源进行供电，其输出端连接电平转换电路。该脉冲发生电路可以确保在高压集成电路的高压侧电源负端小于零的场合，低压区信号也能够传送至高压区。
【技术实现步骤摘要】
本专利技术涉及高压集成电路(HVIC)，尤其涉及高压集成电路中的信号从低压模块转 移到高压模块时所需的脉冲发生电路。
技术介绍
高压集成电路是一种带有欠压保护、逻辑控制等功能的栅极驱动电路，它将电 力电子与半导体技术结合，逐渐取代传统的分立元件，越来越多地被应用在IGBT、大功率 MOSFET的驱动领域。高压集成电路的核心部分是通过控制高压DMOS的通断实现的电平转 换电路，该电路的功能是在同一晶圆上将对地0 15V的信号转换成对地600V 615V的信号。如图1所示，电平转换电路的高压侧供电电源的负端VS会对GND在OV 600V之 间变化，此时正端VB会相应地对GND在15V 615V变化，即对VS保持15V基本不变；通常 不能直接用输入信号来控制高压DMOS的通断，而要通过脉冲发生器产生脉冲信号来控制， 因为当VS的电压较高时，如果高压DMOS在输入信号的整个高电平时间内都导通，会造成功 耗过大，一方面是供电条件不允许，另一方面也很可能造成电路过热烧毁。目前应用于高压集成电路的脉冲发生电路包括上升沿脉冲发生电路和下降沿脉 冲发生电路，如图1所示，为了方便说明脉冲发生电路的工作原理，图1中还包含了后续的 电平转换电路所述上升沿脉冲发生电路101由低压侧电源供电，所述低压侧电源的正端为VCC、 负端为GND，输入信号VIN连接非门104的输入，所述非门104的输出端接PMOS管106、NM0S 管105的栅极、非门108的输入端；所述PMOS管106的衬底与源极相连并接到VCC，所述 NMOS管105的衬底与源极相连并接到GND，PMOS管106与NMOS管105的漏极相连并接到 电容107的一端和非门109的输入端；所述电容107的另一端与GND相连，所述非门108的 输出端、非门109的输出端分别连接与非门110的两输入端；所述与非门110的输出端同非 门111的输入端相连；所述下降沿脉冲发生电路102由低压侧电源供电，输入信号VIN经过所述非门 104、非门108后进入PMOS管114、NM0S管113的栅极、非门118的输入端；所述PMOS管114 的衬底与源极相连并接到VCC，所述NMOS管113的衬底与源极相连并接到GND，PMOS管114 与NMOS管113的漏极相连并接到电容115的一端和非门116的输入端；所述电容115的另 一端与GND相连，所述非门118的输出端、非门116的输出端分别连接与非门117的两输入 端；所述与非门117的输出端同非门119的输入端相连。所述电平转换电路由高压DMOS管112、高压DMOS管120和高压区电路103组成； 所述非门111的输出端与所述高压DMOS管112的栅极相连，高压DMOS管112的衬底和源 极相连接GND、漏极进入高压区103 ；所述非门119的输出端与所述高压DMOS管120的栅极 相连，高压DMOS管120的衬底和源极相连接GND、漏极进入高压区103 ；所述高压区103由 高压电源供电，所述高压电源的正端为VB、负端为VS ；电阻121的一端与所述高压DMOS管112的漏极、二极管122的阴极、非门123的输入端相连；所述电阻121的另一端与VB相连， 所述二极管122的阳极与VS相连，所述非门123的输出记为0N_0UT ；电阻124的一端与所 述高压DMOS管120的漏极、二极管125的阴极、非门126的输入端相连；所述电阻124的另 一端与VB相连，所述二极管125的阳极与VS相连，所述非门126的输出记为0FF_0UT。图1所示的脉冲发生电路及其后续电平转换电路的工作方式为(1)当VIN开始变为高电平，上升沿到来，经过所述非门104的输出端产生迅速下 降的下降沿；①这时所述PMOS管106导通而所述NMOS管105截止，由于电容107的存在，可在 V202得到相对缓慢的上升沿，可在V204得到下降沿滞后于VIN的上升沿数百纳秒的低电 平，记这段时间为PLUSE_0N;而所述V201迅速下降的下降沿也同时进入所述非门108，并在 V203处得到几乎与VIN同步的高电平；V203和V204的信号经过所述与非门110后的输出 V205，会在PLUSE_0N时间内产生低电平，其余时间为高电平；V205的信号经过所述非门111 后，得到持续时间为PLUSE_0N的高电平脉冲，使所述高压DMOS管112在PLUSE_0N时间内 导通，从而在V207产生相对于高压侧电源的低电平脉冲，经过所述非门123后，就在0N_0UT 产生相对于高压侧电源的高电平脉冲。②V203处得到几乎与VIN同步的高电平使所述PMOS管114截止而所述NMOS管 113导通，虽然有电容115的存在，仍可在V109得到迅速的下降沿，可在V210得到上升沿 几乎和VIN的上升沿同步的高电平；而所述V203迅速上升的上升沿也同时进入所述非门 118，并在V208处得到几乎与VIN同步的低电平；V210和V208的信号经过所述与非门117 后，在V211得到的是持续的高电平，再经过所述非门119，在V212得到持续的低电平，从而 使所述高压DMOS管120在VIN的上升沿以及高电平的持续时间内都保持截止状态，V213持 续为相对于高压侧电源的高电平，经过所述非门126后，0FF_0UT的输出为相对于高压侧电 源的持续低电平。(2)当VIN开始变为低电平，下升沿到来，经过所述非门104，V201产生迅速上升 的上升沿；①这时所述PMOS管106截止而所述NMOS管105导通，虽然有电容107的存在，仍 可在V202得到迅速的下降沿，可在V204得到上升沿几乎和VIN的下降沿同步的高电平；而 所述V201迅速上升的上升沿也同时进入所述非门108，并在V203处得到几乎与VIN同步的 低电平；V203和V204的信号经过所述与非门110后，在V205得到的是持续的高电平，再经 过所述非门111，在V206得到持续的低电平，从而使所述高压DMOS管112在VIN的下降沿 以及低电平的持续时间内都保持截止状态，V207持续为相对于高压侧电源的高电平，经过 所述非门123后，0N_0UT的输出为相对于高压侧电源的持续低电平。②V203处得到几乎与VIN同步的低电平使所述PMOS管114导通而所述NMOS管 113截止，由于电容115的存在，可在V209得到相对缓慢的上升沿，可在V210得到下降沿滞 后于VIN的下降沿数百纳秒的低电平，记这段时间为PLUSE_0FF ；而所述V203迅速下降的 下降沿也同时进入所述非门118，并在V208处得到几乎与VIN同步的高电平；V208和V209 的信号经过所述与非门117后的输出V211，会在PLUSE_0FF时间内产生低电平，其余时间为 高电平；V211的信号经过所述非门119后，得到持续时间为PLUSE_0FF的高电平脉冲，使所 述高压DMOS管120在PLUSE_0FF时间内导通，从而在V213产生相对于高压侧电源的低电平脉冲，经过所述非门126后，就在0FF_0UT产生相对于高压侧电源的高电平脉冲。所描述的信号从VIN传送到0N_0UT的波形变化如图2所示，信号从VIN传送到 0FF_0UT的波形变化如图3所示本文档来自技高网...
【技术保护点】
用于高压集成电路的脉冲发生电路，其特征在于包括上升沿脉冲发生电路、上升沿ＶＳ电压检测电路、下降沿脉冲发生电路、电平转换电路：输入信号ＶＩＮ连接非门的输入，所述非门的输出连接上升沿脉冲发生电路；所述上升沿脉冲发生电路由低压侧电源进行供电，所述低压侧电源的正端为ＶＣＣ、负端为ＧＮＤ，上升沿脉冲发生电路的输出端一连接下降沿脉冲发生电路，上升沿脉冲发生电路的输出端二连接上升沿ＶＳ电压检测电路；所述上升沿ＶＳ电压检测电路由低压侧电源进行供电，并且与高压侧电源的负端ＶＳ相连，上升沿ＶＳ电压检测电路的输出端连接电平转换电路；所述下降沿脉冲发生电路由低压侧电源进行供电，其输出端连接电平转换电路。
【技术特征摘要】
用于高压集成电路的脉冲发生电路，其特征在于包括上升沿脉冲发生电路、上升沿VS电压检测电路、下降沿脉冲发生电路、电平转换电路输入信号VIN连接非门的输入，所述非门的输出连接上升沿脉冲发生电路；所述上升沿脉冲发生电路由低压侧电源进行供电，所述低压侧电源的正端为VCC、负端为GND，上升沿脉冲发生电路的输出端一连接下降沿脉冲发生电路，上升沿脉冲发生电路的输出端二连接上升沿VS电压检测电路；所述上升沿VS电压检测电路由低压侧电源进行供电，并且与高压侧电源的负端VS相连，上升沿VS电压检测电路的输出端连接电平转换电路；所述下降沿脉冲发生电路由低压侧电源进行供电，其输出端...
【专利技术属性】
技术研发人员：冯宇翔，吴美飞，
申请(专利权)人：杭州士兰微电子股份有限公司，
类型：发明
国别省市：86[中国|杭州]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。