一种沟槽式肖特基势垒二极管整流器件及制造方法技术

一种沟槽式肖特基势垒二极管整流器件及制造方法，本发明专利技术在现有沟槽式肖特基二极管整流器件基础上，利用沟槽中导电多晶硅Ｔ形头的两肩和延伸段二氧化硅层来遮蔽沟槽两侧的凸台结构顶角，克服凸台顶角与上金属层接触产生尖端放电效应，引起反向漏电变大，反向阻断能力下降的问题。另外，采用导电多晶硅替代常规上金属层铝、钛等材料来填充沟槽，一方面觖决了沟槽填充留下空洞，影响器件可靠性的问题，另一方面为器件的沟槽开口宽度与深度比例提供了更为灵活的设计空间。

【技术实现步骤摘要】

本专利技术涉及一种整流器件及其制造方法，特别涉及沟槽式金属-半导体肖特基势 垒二极管整流器件及制造方法。
技术介绍
整流器件作为交流到直流的转换器件，要求单向导通特性，即正向导通时开启电 压低，导通电阻小，而反向时阻断电压高，反向漏电小。肖特基二极管作为整流器件已经在电源应用领域使用了数十年。相对于PN结二 极管而言，肖特基二极管具有正向开启电压低和开关速度快的优点，这使其非常适合应用 于开关电源以及高频场合。肖特基二极管的反向恢复时间非常短，该时间主要由器件的寄 生电容决定，而不像PN结二极管那样由少子复合时间决定。因此，肖特基二极管整流器件 可以有效的降低开关功率损耗。肖特基二极管是利用金属与半导体接触形成的金属_半导体结原理制作的。传统 的平面型肖特基二极管的硅片通常由位于下方的高掺杂浓度的N+衬底和位于上方的低掺 杂浓度的N-外延生长层构成，高掺杂浓度的N+衬底底面沉积下金属层形成欧姆接触，构成 肖特基二极管的阴极；低掺杂浓度的N-外延生长层顶面沉积上金属层形成肖特基接触，构 成肖特基二极管的阳极。金属与N型单晶硅的功函数差形成势垒，该势垒的高低决定了肖 特基二极管的特性，即较低的势垒可以减小正向导通开启电压，但是会使反向漏电增大，反 向阻断电压降低；反之，较高的势垒会增大正向导通开启电压，同时使反向漏电减小，反向 阻断能力增强。然而，与PN结二极管相比，传统的平面型肖特基二极管反向漏电大，反向阻 断电压低。沟槽式肖特基势垒二极管整流器件具有低正向导通开启电压的同时，克服了上述 平面型肖特基二极管的缺点。美国专利US 5，365，102披露了一种沟槽式肖特基势垒二极 管整流器件及制造方法，其中一实施例的器件结构如图1所示(图1相当于美国专利的图 6F)。从该图中可以看出，制作器件的硅片由高掺杂的N+衬底1和较低掺杂的N-外延层2 构成，一系列沟槽3制备于N-外延层2中，沟槽3之间为N型单晶硅凸台结构4，沟槽3侧 壁生长有二氧化硅层5，上金属层6覆盖在整个结构的上表面，并与单晶硅凸台结构4的顶 面接触形成肖特基接触面7，构成肖特基二极管整流器件的阳极。在N+衬底1底面沉积有 下金属层8构成肖特基二极管整流器件的阴极。该专利正是由于沟槽3以及沟槽3内金属 的存在，使器件反向偏置时电场分布发生变化，到达肖特基势垒的电场强度降低，从而增强 了该器件的电压反向阻断能力，减小了反向漏电。然而，这种结构设计所暴露出的弱点是 1.由于凸台顶角9直接与上金属层6接触，存在尖端放电效应(曲率半径小引起电场强度 增大)，容易引起反向漏电变大，反向阻断能力下降；2.在制造过程中，由于凸台顶角9侧面 的二氧化硅层5局部容易损伤，使凸台顶角9侧面直接与上金属层6接触，从而导致反向漏 电变大，反向阻断能力下降；3.沟槽3内填充的金属与上金属层6相同，当沟槽3宽度较窄 时由于上金属层6材料的缝隙填充能力不好，有可能留下空洞，影响器件的可靠性。为此，如何解决上述问题是本专利技术研究的课题。
技术实现思路
本专利技术提供，其目的是要改进 现有沟槽式肖特基势垒二极管整流器件存在的上述不足，进一步提高器件的性能。为达到上述目的，本专利技术器件结构采用的技术方案是一种沟槽式肖特基势垒二 极管整流器件，在俯视平面上，该器件的有源区由若干个肖特基势垒二极管单胞并联构成； 在通过肖特基势垒二极管单胞中心的纵向截面上，每个肖特基势垒二极管单胞自下而上由 下金属层、N+单晶硅衬底、N-外延层和上金属层叠加构成，其中在所述N-外延层上部，横向 间隔开设有沟槽，两个相邻沟槽之间的N-外延层区域形成N-单晶硅凸台结构，凸台结构顶 面与上金属层接触形成肖特基势垒接触，上金属层构成沟槽式肖特基势垒二极管整流器件 的阳极，下金属层与N+单晶硅衬底接触形成欧姆接触，下金属层构成沟槽式肖特基势垒二 极管整流器件的阴极；其创新在于沟槽内表面均勻生长有二氧化硅层，且二氧化硅层在沟槽顶部开口 处横向向两侧延伸形成延伸段，延伸段二氧化硅层覆盖凸台结构的顶角，沟槽内填充导电 多晶硅，导电多晶硅的截面呈τ形，T形头高于N-外延层顶面，T形头的两肩横向宽度大于 沟槽的横向开口宽度，T形头的两肩搭在延伸段二氧化硅层上，使T形头的两肩和延伸段二 氧化硅层遮蔽沟槽两侧的凸台结构顶角，T形头的顶面和侧面与上金属层接触形成欧姆接 触。为达到上述目的，本专利技术制造方法采用的技术方案是一种沟槽式肖特基势垒二 极管整流器件的制造方法，包括下列工艺步骤第一步，在N型高掺杂浓度的N+单晶硅衬底上，生长N型较低掺杂浓度的N-外延 层；第二步，在N-外延层上表面生长介质层，该介质层为二氧化硅层，或者氮化硅层， 或者二氧化硅层和氮化硅层的复合层；第三步，对介质层实施光刻，定义出沟槽图形；第四步，采用干法刻蚀方法，选择性除去未被光刻胶保护的介质层，曝露出沟槽图 形对应的N-外延层，而除去光刻胶后保留下来的介质层作为介质硬掩膜；第五步，以介质硬掩膜作为保护，采用干法刻蚀方法选择性刻蚀曝露出的N-外延 层区域的单晶硅，在N-外延层中形成沟槽，沟槽之间由介质硬掩膜保护的N-外延层区域形 成N-单晶硅凸台结构；第六步，采用湿法腐蚀方法，选择性去除部分介质硬掩膜，使介质硬掩膜对应沟槽 的横向开口宽度大于N-外延层内沟槽的横向开口宽度，同时介质硬掩膜的厚度减薄；第七步，对整个结构上表面进行热氧化处理，氧与单晶硅反应在沟槽内表面以及 沟槽顶部开口处横向均勻生长出二氧化硅层；第八步，在整个结构上表面沉积导电多晶硅，导电多晶硅填满表面具有二氧化硅 层的沟槽以及沟槽上方的开口空间；第九步，对沉积的导电多晶硅实施干法刻蚀，自上向下去除整个结构表面的导电 多晶硅，直到导电多晶硅的顶面低于介质硬掩膜顶面，同时高于N-外延层顶面为止，使沟槽位置保留下来的导电多晶硅的截面呈T形；第十步，对整个结构上表面实施湿法腐蚀，或者先干法刻蚀再湿法腐蚀，选择性除 去介质硬掩膜，使N-外延层上的N-单晶硅凸台结构顶面曝露出来；第十一步，在整个结构上表面沉积上金属层，该上金属层与N-外延层上的N-单晶 硅凸台结构顶面接触形成肖特基势垒接触，同时上金属层与导电多晶硅的T形头顶面和侧 面接触形成欧姆接触，上金属层构成沟槽式肖特基势垒二极管整流器件的阳极；第十二步，在N+单晶硅衬底的底面沉积下金属层，该下金属层与N+单晶硅衬底接 触形成欧姆接触，下金属层构成沟槽式肖特基势垒二极管整流器件的阴极。上述技术方案中的有关内容解释如下1.上述器件结构方案中，所述“有源区由若干个肖特基势垒二极管单胞并联构成” 中的“若干个”从数量上含义为至少两个以上。2.上述器件结构方案中，所述“T形头”指的是T形顶部的横条结构。由于上述技术方案运用，本专利技术与现有技术相比具有下列优点和效果1.本专利技术通过器件结构设计以及制造方法的改进，利用导电多晶硅T形头的两肩 和延伸段二氧化硅层来遮蔽沟槽两侧的凸台结构顶角，保护凸台结构顶角不直接与上金属 层接触，从而克服了尖端放电效应(曲率半径小引起电场强度增大)，在电性上使器件具有 更低的反向漏电和更高的电压反向阻断能力。图5为软件模拟的一个肖特基势垒二极管单 胞的反向电流 反向电压曲线对比图，其中左侧曲线来自本专利技术结构，右侧曲线来自单晶 硅凸本文档来自技高网...

【技术保护点】
一种沟槽式肖特基势垒二极管整流器件，在俯视平面上，该器件的有源区由若干个肖特基势垒二极管单胞并联构成；在通过肖特基势垒二极管单胞中心的纵向截面上，每个肖特基势垒二极管单胞自下而上由下金属层（８）、Ｎ＋单晶硅衬底（１）、Ｎ－外延层（２）和上金属层（６）叠加构成，其中在所述Ｎ－外延层（２）上部，横向间隔开设有沟槽（３），两个相邻沟槽（３）之间的Ｎ－外延层（２）区域形成Ｎ－单晶硅凸台结构（４），凸台结构（４）顶面与上金属层（６）接触形成肖特基势垒接触（７），上金属层（６）构成沟槽式肖特基势垒二极管整流器件的阳极，下金属层（８）与Ｎ＋单晶硅衬底（１）接触形成欧姆接触，下金属层（８）构成沟槽式肖特基势垒二极管整流器件的阴极；其特征在于：沟槽（３）内表面均匀生长有二氧化硅层（５），且二氧化硅层（５）在沟槽（３）顶部开口处横向向两侧延伸形成延伸段，延伸段二氧化硅层（５）覆盖凸台结构（４）的顶角，沟槽（３）内填充导电多晶硅（１１），导电多晶硅（１１）的截面呈Ｔ形，Ｔ形头高于Ｎ－外延层（２）顶面，Ｔ形头的两肩横向宽度大于沟槽（３）的横向开口宽度，Ｔ形头的两肩搭在延伸段二氧化硅层（５）上，使Ｔ形头的两肩和延伸段二氧化硅层（５）遮蔽沟槽（３）两侧的凸台结构（４）顶角，Ｔ形头的顶面和侧面与上金属层（６）接触形成欧姆接触。...

【技术特征摘要】

【专利技术属性】
技术研发人员：刘伟，王凡，程义川，
申请(专利权)人：苏州硅能半导体科技股份有限公司，
类型：发明
国别省市：32