一种高耐湿性肖特基势垒二极管芯片制造技术

一种高耐湿性肖特基势垒二极管芯片，其包括N型重掺杂硅衬底、N型轻掺杂外延层、P型重掺杂环区、场氧化层、薄氧化层、肖特基势垒层，位于场氧化层、薄氧化层、肖特基势垒层上方的多层金属层，及位于N型重掺杂硅衬底下面的多层金属层，在所述场氧化层上面、薄氧化层的上面及其内侧设置有对高密度介质层，位于薄氧化层内侧的高密度介质层覆盖部分P型重掺杂环区。通过增加高密度介质层，在器件结构内部提高器件钝化效果，对二极管终端结构中的Si-SiO2界面进行保护，防止水汽进入Si-SiO2界面和电极金属-肖特基势垒硅化物界面，提高抵抗潮湿环境下的可靠性。

High moisture resistance Schottky barrier diode chip

A kind of high moisture resistance Schottky barrier diode chip, which comprises a N type heavily doped silicon substrate, N - doped epitaxial layer, P type heavy doping area, field oxide layer, the thin oxide layer, the barrier layer is located in Schottky, a field oxide layer, multilayer gold barrier layer above the thin oxide layer, a layer of Schottky and, in the following N type heavily doped silicon substrate multilayer metal layer on top and the inner side of the above, the field oxide thin oxide layer is arranged on the dielectric layer in high density, thin oxide layer inside high density dielectric layer covers part of the P heavy doping zone. By increasing the high density dielectric layer, improve the passivation effect in the device internal structure, for the protection of the diode terminal structure in the Si-SiO2 interface, Si-SiO2 interface and prevent water vapor into the electrode metal silicide Schottky barrier interface, improve the reliability of resistance to humid environment.

【技术实现步骤摘要】

本技术属于半导体功率器件
，特别适用于肖特基势垒二极管，更具体的说，涉及一种具有高耐湿性的肖特基势垒二极管芯片。
技术介绍
当前，功率半导体器件在电源转换领域的具有无可替代的作用，尤其是功率肖特基二极管，由于它们拥有极低的正向导通压降、近乎理想的反向恢复特性、较好的产品一致性，因此受到了市场的广泛认可。同时，由于工作环境多变，在可靠性方面除传统要求外，对湿潮工作环境下的正常工作且保持电路元器件寿命也提出了更高的要求。然而，传统肖特基二极管主要注重于低正向导通压降和抗静电能力，近年来对肖特基二极管产品工作结温要求也越加提高。但肖特基二极管在各种复杂工作环境尤其是高温高湿应用环境下，往往容易出现失效。从过往经验来讲，电子元器件的耐湿性能主要由器件的封装工艺来保证，当出现极端高温高湿环境要求时，仅仅提高封装工艺原材料与工艺水平不仅成本高昂而且效果不甚理想。传统的肖特基势垒二极管芯片结构参看图1，在N型重掺杂硅衬底1上外延生长一层N型轻掺杂外延层2，在N型轻掺杂外延层上设置有P型重掺杂环3，在P型重掺杂环3上方设置有薄氧化层4，在薄氧化层外侧的N型轻掺杂外延层上及部分P型重掺杂环上设置有场氧化层5，在薄氧化层内侧的N型轻掺杂外延层上表面及部分P型重掺杂环上表面形成有肖特基势垒层6，在场氧化层、薄氧化层、肖特基势垒层上成型有正面多层金属层7，在N型重掺杂硅衬底下面设置有背面多层金属层8。该类传统的肖特基二极管在高温高湿环境条件下时，容易出现失效。针对仅从封装工艺提高肖特基二极管耐高温高湿的性能已经难以实现的情况下，本技术从肖特基二极管芯片方面，着手解决能够提高肖特基二极管耐高温高湿的技术方法。
技术实现思路
本技术所要解决的技术问题是提供一种耐高湿肖特基势垒二极管芯片，可以对肖特基二极管终端结构中Si-SiO2界面进行保护，有效防止水汽侵入Si-SiO2和电极金属-势垒硅化物界面。为解决上述技术问题，本技术提供的技术方案是一种高耐湿性肖特基势垒二极管芯片，其包括N型重掺杂硅衬底、在所述N型重掺杂硅衬底上生长的N型轻掺杂外延层、在所述N型轻掺杂外延层中设置有的P型重掺杂环区、位于所述P型重掺杂环区上方的薄氧化层、位于所述薄氧化层外侧的场氧化层、位于所述薄氧化层内侧的肖特基势垒层，位于所述场氧化层、所述薄氧化层、所述肖特基势垒层上方的正面多层金属层，及位于所述N型重掺杂硅衬底下面的背面多层金属层，其特征在于在所述场氧化层上方、所述薄氧化层的上方及其内侧设置有对高密度介质层，位于所述薄氧化层内侧的所述高密度介质层覆盖部分所述P型重掺杂环区，所述高密度介质层位于所述正面多层金属层下方。所述高密度介质层厚度为50~500nm。本技术的耐高湿肖特基势垒二极管芯片结构中，通过增加高密度介质层，在器件结构内部提高器件钝化效果，对二极管终端结构中的Si-SiO2界面进行保护，防止水汽进入Si-SiO2界面和电极金属-肖特基势垒硅化物界面，提高抵抗潮湿环境下的可靠性。附图说明图1，传统型肖特基势垒二极管芯片结构剖面示意图。图2，本技术肖特基势垒二极管芯片结构剖面示意图。具体实施方式针对上述技术方案，现举一较佳实施例并结合图示进行具体说明。参看图2，本技术的肖特基势垒二极管芯片，其主要包括N型重掺杂硅衬底、N型轻掺杂外延层、P型重掺杂环区、薄氧化层、场氧化层、肖特基势垒层、高密度介质层、多层金属层，其中。本技术的肖特基势垒二极管芯片的结构为：采用N型重掺杂硅片作为器件的N型重掺杂硅衬底10、在N型重掺杂硅衬底上外延生长有N型轻掺杂外延层11。在N型轻掺杂外延层中设置有的P型重掺杂环区12。在P型重掺杂环区上方设置有薄氧化层13。在薄氧化层外侧设置有场氧化层14，场氧化层位于N型轻掺杂外延层上方及部分P型重掺杂环区上方。在场氧化层和薄氧化层上面及薄氧化层的内侧分别设置有一层高密度介质层15。位于薄氧化层内侧的高密度介质层覆盖部分P型重掺杂环区。高密度介质层材质为Si3N4或SiON。在薄氧化层内侧的高密度介质层的内侧的部分P型重掺杂环区上表面和N型轻掺杂外延层上表面形成有肖特基势垒层16。在高密度介质层、肖特基势垒层上面设置有正面多层金属层17，在正面多层金属层17上设置有电极接触区。在N型重掺杂硅衬底的下面设置有背面多层金属层18。本技术的平耐高湿肖特基势垒层二极管芯片的制作工艺方法与传统的肖特基势垒层二极管芯片制作方法大体相同，因为有了高密度介质层，因此在制作工艺中多出制作高密度介质层的工艺步骤。本技术的制作工艺因为与现有的制作工艺基本相同，因此在此简单描述如下：首先，选择一块N型重掺杂硅片作为器件的衬底，在N型重掺杂硅衬底上外延生长一层N型轻掺杂外延层。然后通过高温热氧化工艺在N型轻掺杂外延层上形成二氧化硅层，即场氧化层。在场氧化层上进行光刻、刻蚀并去胶，形成场氧化层、薄氧化层和P型重掺杂环区待掺杂区域。利用离子注入工艺在N型轻掺杂外延层上P型重掺杂待掺杂区域注入硼P型离子，去胶、退火形成P型重掺杂环区。然后在场氧化层、薄氧化层、部分P型重掺杂环区及N型轻掺杂外延层上，采用等离子或减压化学气相淀积方式生长工艺生长一层高密度介质层，其厚度为50~500nm，生长形成高密度介质层选用材质为Si3N4或SiON。然后进行第二次光刻、刻蚀并去胶，去除多余的高密度介质层，形成肖特基势垒层形成区域。最终形成的高密度介质层覆盖场氧化层和薄氧化层的上面，及薄氧化层内侧，薄氧化层内侧的高密度介质层覆盖部分P性重掺杂环区。在高密度介质层内侧，在部分P型重掺杂环区上表面和N型轻掺杂外延层上表面的肖特基势垒形成区域，利用溅射或合金工艺形成肖特基势垒层区。然后在高密度介质层、肖特基势垒层上方蒸发正面多层金属层，然后第三次光刻，在正面多层金属层形成正面金属接触区。最后对N型重掺杂硅衬底进行减薄并在其下面蒸发背面多层金属层。本技术的耐高湿肖特基势垒二极管芯片的制作工艺与传统的平面肖特基势垒二极管芯片制作工艺相比，仅多了制作高密度介质层的工艺步骤。但是制备的新型的肖特基势垒二极管芯片因为多了高密度介质层，对肖特基二极管终端结构中Si-SiO2界面进行保护，有效防止水汽侵入Si-SiO2和电极金属-势垒硅化物界面。利用本技术的二极管芯片制作的二极管，通过封装工艺及二极管芯片本身结构的两重结构防护防止水汽影响二极管性能，提高了肖特基二极管的耐湿性能，提高潮湿环境下工作的可靠性。本文档来自技高网...

【技术保护点】
一种高耐湿性肖特基势垒二极管芯片，其包括N型重掺杂硅衬底、在所述N型重掺杂硅衬底上生长的N型轻掺杂外延层、在所述N型轻掺杂外延层中设置有P型重掺杂环区、位于所述P型重掺杂环区上方的薄氧化层、位于所述薄氧化层外侧的场氧化层、位于所述薄氧化层内侧的肖特基势垒层，位于所述场氧化层、所述薄氧化层、所述肖特基势垒层上方的正面多层金属层，及位于所述N型重掺杂硅衬底下面的背面多层金属层，其特征在于在所述场氧化层上方、所述薄氧化层的上方及其内侧设置有对高密度介质层，位于所述薄氧化层内侧的所述高密度介质层覆盖部分所述P型重掺杂环区；所述高密度介质层位于所述正面多层金属层下方。

【技术特征摘要】
1.一种高耐湿性肖特基势垒二极管芯片，其包括N型重掺杂硅衬底、在所述N型重掺杂硅衬底上生长的N型轻掺杂外延层、在所述N型轻掺杂外延层中设置有P型重掺杂环区、位于所述P型重掺杂环区上方的薄氧化层、位于所述薄氧化层外侧的场氧化层、位于所述薄氧化层内侧的肖特基势垒层，位于所述场氧化层、所述薄氧化层、所述肖特基势垒层上方的正面多层金属层，及位于所述N型重...

【专利技术属性】
技术研发人员：姚伟明，杨勇，马文力，付国振，谭德喜，
申请(专利权)人：扬州国宇电子有限公司，
类型：新型
国别省市：江苏;32