一种发光二极管芯片及其制作方法技术

本发明专利技术提供了一种发光二极管芯片的制作方法，包括步骤：A、在P型半导体层上沉积出电流阻挡层，电流阻挡层的厚度为250‑1000nm；此时电流阻挡层不开孔；B、在不开孔的电流阻挡层上沉积出透明导电层，此时电流阻挡层不开孔，透明导电层开孔；进行湿法腐蚀，不去除光刻胶；C、干法刻蚀电流阻挡层到P型氮化镓层上表面。本申请方法工艺步骤精简，工艺参数易于控制，适合工业化生产。

Light emitting diode chip and manufacturing method thereof

The present invention provides a method for manufacturing a light emitting diode chip, which comprises the following steps: A, in the P type semiconductor layer is deposited on the current blocking layer, a current blocking layer thickness of 250 1000nm; the current blocking layer opening; B, current in the opening of the barrier layer is deposited on the transparent conductive at this time, the current blocking layer opening, transparent conductive layer hole; wet etching, without removing the photoresist; C, dry etching current blocking layer to the P type gallium nitride layer on the surface. The application method, the process steps are simplified, the technological parameters are easy to control, and the utility model is suitable for industrialized production.

【技术实现步骤摘要】
一种发光二极管芯片及其制作方法
本专利技术涉及半导体
，特别地，涉及一种发光二极管芯片及其制作方法。
技术介绍
由于金属与ITO的附着力和金属与氧化硅的附着力不能满足封装焊线时的推拉力要求，会造成电极掉落，造成半导体设备的致命缺陷。为了解决上述问题，市面上的LED芯片都在P电极下方的电流阻挡层和ITO阻挡层需要有开孔。通常的做法如图1所示，分为五次光刻，分别为：电流阻挡层光刻(P电极下方开洞)，透明导电层光刻(P电极下方开洞)，台面刻蚀光刻，NP电极光刻，保护层光刻。如此做的话光刻的步骤达到五次，成本较高且影响光刻产能的发挥。中国专利201510547960.4公开了一种GaN基发光二极管的制作方法，包括：在基板上形成外延叠层；在外延叠层上形成电流阻挡层图案和透明导电层图案；进行干法刻蚀，使得部分N型第一半导体层裸露，形成台面；在台面上形成绝缘保护层，对所述绝缘保护层进行电极光刻，形成第一电极开孔和第二电极开孔，在电极开孔内形成金属电极，从而形成发光二极管。但是，上述方案中的透明导电层的图案和台面的干法刻蚀是分两步光刻进行的。
技术实现思路
本专利技术目的在于提供一种发光二极管芯片的制作方法，以解决开孔过程中光刻次数过多的技术问题。为实现上述目的，本专利技术提供了一种发光二极管芯片的制作方法，包括步骤：A、在P型半导体层上沉积出电流阻挡层，电流阻挡层的厚度为250-1000nm；此时电流阻挡层不开孔；B、在不开孔的电流阻挡层上沉积出透明导电层，此时电流阻挡层不开孔，透明导电层开孔；进行湿法腐蚀，不去除光刻胶；C、干法刻蚀电流阻挡层到P型氮化镓层上表面。优选的，还包括步骤D：D、采用湿法腐蚀方式，将残留的电流阻挡层去除，露出P型氮化镓层；用蚀刻液将透明导电层进行二次清洗。优选的，所述透明导电层是通过蒸发台或者溅射镀膜法镀在所述P型半导体层上的氧化铟锡薄膜。优选的，所述电流阻挡层是通过等离子体增强化学气相沉积法沉积出的二氧化硅薄膜。优选的，所述电流阻挡层与氮化镓的刻蚀选择比为：电流阻挡层：氮化镓≈1:6。本申请还提供一种发光二极管芯片，所述电流阻挡层的厚度为250-1000nm。优选的，所述电流阻挡层与氮化镓的刻蚀选择比为：电流阻挡层：氮化镓≈1:6。本专利技术具有以下有益效果：本专利技术的芯片由于将透明导电层光刻和台面刻蚀光刻在同一次光刻过程内完成，不仅节约了一次光刻次数，而且减少为了两次光刻相互对位造成的设备精度误差而在设计端增加的偏差距离，从而增大了发光区面积。本申请方法工艺步骤精简，工艺参数易于控制，适合工业化生产。除了上面所描述的目的、特征和优点之外，本专利技术还有其它的目的、特征和优点。下面将参照图，对本专利技术作进一步详细的说明。附图说明构成本申请的一部分的附图用来提供对本专利技术的进一步理解，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：图1是现有技术的开孔过程示意图；图2是本专利技术优选实施例的开孔过程示意图；图3是本专利技术优选实施例的成品结构示意图；其中，1-衬底，2-缓冲层，3-N型氮化镓层，4-发光层，5-P型氮化镓层，6-电流阻挡层，7-透明导电层，8-1-P电极，8-2-N电极，9-保护层。具体实施方式以下结合附图对本专利技术的实施例进行详细说明，但是本专利技术可以根据权利要求限定和覆盖的多种不同方式实施。参见图1、图2，本申请提供了一种更为简单的制作方法，具体包括以下步骤：步骤一：沿轴线方向，将所述缓冲层设置在所述衬底上，将所述N型半导体层设置在所述缓冲层上；将所述发光层设置在所述N型半导体层上，将所述P型半导体层设置在所述发光层上；步骤二：将所述芯片体的上部通过等离子体增强化学气相沉积法沉积出电流阻挡层，并通过光刻的方式制作出需要图形，此时P电极下方的电流阻挡层是不开孔的，参见图2(a)和图2(b)。步骤三：将所述透明导电层通过蒸发台或者溅射镀膜法镀在所述P型半导体层和电流阻挡层上，并通过光刻的方式制作出需要图形，此时P电极下方的透明导电层是开孔的，参见图2(b)，在湿法腐蚀完后，不去除光刻胶用做下一步干法刻蚀的掩膜。第三步结束时光刻胶不去除用做下一次刻蚀的掩膜，所以省去了台面刻蚀掩膜的图案制作光刻。步骤四：采用电感耦合等离子体对芯片进行刻蚀，正常氮化镓区域会被刻蚀到N型氮化镓区域，而P电极下方的电流阻挡层由于和氮化镓的刻蚀选择比为：电流阻挡层：氮化镓≈1:6，配合上一定的厚度(250-1000nm)是不会被刻蚀到P型氮化镓层。然后用湿法腐蚀的方式将残留的电流阻挡层去除，露出P型氮化镓层。再用蚀刻液将透明导电层进行二次清洗开孔区及侧壁，将边缘处的一些残留去除干净，避免漏电，参见图2(c)。步骤五：将所述P电极以及所述N电极分别通过蒸发台或者溅射镀膜法分别设置在所述透明导电层以及所述N型半导体层上。步骤六：将所述第二芯片体的上部通过等离子体增强化学气相沉积法沉积出保护层。另外，正常的工序中，每次光刻对位都有一个对位的精度问题，一般在3-5微米，而湿法腐蚀时，由于各向同性会造成2微米侧蚀。而本申请将透明导电层光刻和台面刻蚀光刻二合一之后，只有2微米的侧蚀，而不存在对位精度的问题。即正常5此光刻的产品周围一圈会有6微米左右的区域没有透明导电层，而本申请只有2微米左右的区域。以10*10mil芯片为例：芯片面积250*250＝62500平方微米，周围一圈4微米的面积250*4*4＝4000平方微米。面积大约多出4000/62500＝6.4％。下面是实验各个实施例得到的蓝光封装数据。由下表可知，相比传统工艺，本申请在电压、波长、光功率、AVG各个指数方面均有优势或持平，整体性能优于传统产品。以上所述仅为本专利技术的优选实施例而已，并不用于限制本专利技术，对于本领域的技术人员来说，本专利技术可以有各种更改和变化。凡在本专利技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种发光二极管芯片的制作方法，其特征在于，包括步骤：A、在P型半导体层上沉积出电流阻挡层，电流阻挡层的厚度为250‑1000nm；此时电流阻挡层不开孔；B、在不开孔的电流阻挡层上沉积出透明导电层，此时电流阻挡层不开孔，透明导电层开孔；进行湿法腐蚀，不去除光刻胶；C、干法刻蚀电流阻挡层到P型氮化镓层上表面。

【技术特征摘要】
1.一种发光二极管芯片的制作方法，其特征在于，包括步骤：A、在P型半导体层上沉积出电流阻挡层，电流阻挡层的厚度为250-1000nm；此时电流阻挡层不开孔；B、在不开孔的电流阻挡层上沉积出透明导电层，此时电流阻挡层不开孔，透明导电层开孔；进行湿法腐蚀，不去除光刻胶；C、干法刻蚀电流阻挡层到P型氮化镓层上表面。2.根据权利要求1所述的制作方法，其特征在于，还包括步骤D：D、采用湿法腐蚀方式，将残留的电流阻挡层去除，露出P型氮化镓层；用蚀刻液将透明导电层进行二次清洗。3.根据权利要求1所述的制作方法，其特征...

【专利技术属性】
技术研发人员：何鹏，
申请(专利权)人：湘能华磊光电股份有限公司，
类型：发明
国别省市：湖南,43