电路布置以及设计方法技术

电路布置和方法在多层半导体堆叠中利用通用的标准化层间互连以促进在半导体管芯的堆叠上设置的功能单元之间的互连和通信。要求多层半导体堆叠中的每个电路层包括被大体上设置在相同形貌位置的层间接口区域，以使得当其上设置该电路层的半导体管芯在堆叠中被布置在一起时，每个半导体管芯内设置的导电体彼此对准以提供关于单独的电路层垂直地或横向地指向的层间总线。基于每个电路层中层间接口区域的标准化放置，和与层间总线相关联的导电体的标准化布置，可使用其上已经提供了期望实现层间总线的设计特征的标准化模板设计每个电路层，由此简化电路层设计和功能单元到层间总线的互连。另外，可以在半导体堆叠内限定垂直定向超节点以提供具有在堆叠的多个电路层中设置的功能单元的多个独立操作的节点。

【技术实现步骤摘要】

本专利技术总的来说涉及堆叠的互连的多个半导体管芯及其电路逻辑的设计。
随着半导体技术就特征尺寸而言持续渐进地接近实用限制，设计者日益关注满足 将日益复杂的电路集成到半器件或芯片上的需求的替代方式。另外，随着特征尺寸减小，且 因此随着将更快更复杂的电路集成到给定的半导体芯片上，设计者发现在许多情况下，在 半导体芯片上的各种功能单元之间的数据通信变为总性能的瓶颈。在设置在大的半导体芯 片(例如，300或500mm2管芯尺寸)相对两端的功能单元之间的数据通信常常需要若干个 时钟周期，以及需要芯片上的可观的缓冲逻辑。此外，总的来说，随着集成到芯片设计中的 电路尺寸和数量的增加，制造工艺的产量典型地减小，由此增加了所制造芯片的成本。一个提出的解决这些限制的解决方案是将多个半导体芯片或管芯物理地和电气 地耦合在一起成为堆叠布置。通过这样做，较小、较不复杂且较不昂贵的单独的芯片可用于 替代单个较大的、更复杂和更昂贵的芯片，且通常具有可相提并论或更好的总体性能。在许 多情况下，例如，已经发现，在设置在多层半导体堆叠的不同层中的电路逻辑之间的垂直距 离可能最终短于任意给定电路层内的最大水平本文档来自技高网...

【技术保护点】
一种电路布置，包括：多个半导体管芯，其在堆叠中彼此物理地和电气地耦合，每个半导体管芯包括相对的面，其中每个半导体管芯的至少一个面包括在其上集成的电路逻辑，该电路逻辑限定了包括至少一个功能单元的电路层，其中每个半导体管芯的至少一个面包括在其上设置的层间接口区域，且其中当在堆叠内设置各个半导体管芯时，每个半导体管芯上的每个层间接口区域被设置在大体上相同的形貌位置处；和层间总线，其将多个半导体管芯上的功能单元彼此电气地耦合，层间总线包括在每个半导体管芯的层间接口区域内设置且在每个半导体管芯的相对面之间延伸的多个导电体，其中当在堆叠中多个电路层彼此物理地和电气地耦合时，堆叠中相邻的半导体管芯的层间接口...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：GK巴特利，RD胡弗，CL约翰逊，SP范德维尔，PR瓦里坎普，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]