电路布置以及用于制造所述电路布置的方法技术

公开了电路布置以及用于制造所述电路布置的方法。各个实施例可以提供一种电路布置。所述电路布置可以包括：载体，具有至少一个导电线路；多个分立式包封集成电路，布置在所述载体上；其中，所述多个集成电路中的第一集成电路与所述多个集成电路中的第二集成电路电接触，以形成对所述载体进行旁路的第一电流路径；以及其中，所述多个集成电路中的第一集成电路与所述多个集成电路中的第二集成电路电接触，以形成经由所述至少一个导电线路的第二电流路径。

【技术实现步骤摘要】
【专利摘要】公开了。各个实施例可以提供一种电路布置。所述电路布置可以包括：载体，具有至少一个导电线路；多个分立式包封集成电路，布置在所述载体上；其中，所述多个集成电路中的第一集成电路与所述多个集成电路中的第二集成电路电接触，以形成对所述载体进行旁路的第一电流路径；以及其中，所述多个集成电路中的第一集成电路与所述多个集成电路中的第二集成电路电接触，以形成经由所述至少一个导电线路的第二电流路径。【专利说明】
各个实施例一般涉及电路布置以及用于制造电路布置的方法。
技术介绍
集成电路芯片(诸如功率半导体芯片)可以集成到电子封装(例如过孔封装(THP)或表面安装器件(SMD))中。分立式过孔封装(诸如TO (晶体管外形)封装，例如T0218、T0220、T0247、T0251)可以用于分立式集成电路芯片。 各种分立式集成电路芯片可以用于形成各种电路(诸如共源共栅电路或半桥电路)。可以布置多个集成电路芯片以形成类似共源共栅的电路布置。通常通过在相应应用(例如AC/DC转换器和/或DC/DC转换器)中的分立式芯片安装和/或多芯片安装来实现类似共源共栅的电路布置。为此目的，可能考虑大量设计，然而，这关于成本性能对于模块化设计和短功率路径的任务可能不是最佳的。
技术实现思路
各个实施例可以提供一种电路布置。所述电路布置可以包括:载体，具有至少一个导电线路；多个分立式包封集成电路，布置在所述载体上；其中，所述多个集成电路中的第一集成电路与所述多个集成电路中的第二集成电路电接触，以形成对所述载体进行旁路的第一电流路径；其中，所述多个集成电路中的所述第一集成电路与所述多个集成电路中的所述第二集成电路电接触，以形成经由所述至少一个导电线路的第二电流路径。 【专利附图】【附图说明】 在附图中，相同的附图标记贯穿不同的视图一般提及相同部分。附图并不一定按比例，相反重点一般被放在图解本专利技术的原理上。在下面的描述中，参照下面的附图描述本专利技术各个实施例，其中:图1A示出根据各个实施例的电路布置的底视图；图1B示出根据各个实施例的电路布置的侧视图；图2Α示出根据各个实施例的电路布置的底视图；图2Β示出根据各个实施例的电路布置的侧视图；图3Α示出根据各个实施例的电路布置的底视图；图3Β示出根据各个实施例的电路布置的侧视图；图4示出与图3Α的电路布置对应的电路图。图5示出图解用于制造根据各个实施例的电路布置的方法的流程图；图6示出图解用于制造根据各个实施例的电路布置的方法的流程图；图7Α示出根据各个实施例的电路布置的底视图； 图7Β示出根据各个实施例的电路布置的侧视图。 【具体实施方式】 下面的详细描述提及随附的附图，附图以图解的方式示出其中可以实践本专利技术的具体细节和实施例。 词语“示例性”在此用于意味着“充当示例、实例或图解”。在此描述为“示例性”的实施例或设计不一定理解为优选于或更利于其它实施例或设计。 关于在一侧或表面“之上”所形成的沉积材料所使用的词语“之上”在此可以用于意味着沉积的材料可以“直接形成在隐含侧或表面上”(例如与之直接接触)。关于在一侧或表面“之上”所形成沉积材料所使用的词语“之上”在此可以用于意味着可以在一个或更多个附加层被布置在隐含侧或表面与沉积材料之间的情况下在隐含侧或表面上“间接地”形成沉积材料。 图1A示出根据各个实施例的电路布置100的底视图，并且图1B示出根据各个实施例的电路布置100的侧视图。 电路布置100可以包括:载体102，具有至少一个导电线路104 ;以及多个分立式包封集成电路110、120，布置在载体102上。虽然图1A示出两个分立式包封集成电路110、120，但根据各个实施例的电路布置100中可以包括多于两个的分立式包封集成电路。 所述多个集成电路中的第一集成电路110可以与所述多个集成电路中的第二集成电路120电接触，以形成对所述载体102进行旁路的第一电流路径。在作为通过载体102从底部看的视图的图1A中，箭头106指示其间的第一电流路径的存在性，但可能不表示实际电流路径。在各个实施例中，可以通过在载体102外部的重分布层(未示出)连同从重分布层到相应集成电路110、120的相应互连部一起实现第一集成电路110与第二集成电路120之间的电接触。如图1B所示，106所表明的第一电流路径对载体102进行旁路。 所述多个集成电路中的第一集成电路110也可以与所述多个集成电路中的第二集成电路120电接触，以形成经由载体102的至少一个导电线路104的第二电流路径。 在各个实施例中，载体102可以是印制电路板。在各个实施例中，载体102可以包括有机衬底，例如，包括层压材料或环氧树脂。在各个实施例中，载体102可以包括无机衬底，例如，包括陶瓷材料。 分立式包封集成电路110、120可以被配置为TO (晶体管外形)集成电路，或可以被配置为SMD (表面安装器件)集成电路。 在各个实施例中，多个集成电路110、120可以包括一个或更多个功率集成电路。所述一个或更多个功率集成电路可以包括选自包括或构成自下述项的组的功率集成电路中的至少一个:功率FET (场效应晶体管，诸如功率MOSFET (金属氧化物半导体场效应晶体管)或JFET (结型栅场效应晶体管))；功率双极晶体管；IGBT (绝缘栅双极晶体管)；和晶闸管。所述一个或更多个功率集成电路可以包括使用B⑶(双极一CMOS — DMOS)技术或⑶(CMOS—DMOS)技术与附加逻辑和/或传感器部件集成的功率FET。 在各个实施例中，分立式包封集成电路110、120可以在内部具有平坦结构芯片，其中，电流可以与芯片的主表面平行而水平地流动。在各个实施例中，分立式包封集成电路110、120可以在内部具有垂直结构芯片,其中，电流可以从芯片的一个主表面到相对的另一主表面通过芯片垂直地流动。换句话说，电流可以在与芯片的主表面垂直的方向上流动。具有垂直结构的芯片可以具有在其前侧或后侧上的触点。通过示例的方式，功率MOSFET芯片的漏极触点可以被布置在芯片的第一侧上，而功率MOSFET芯片的栅极触点和源极触点可以被布置在芯片的第二侧上，从而支持垂直电流在第一芯片侧上的漏极区域与第二芯片侧上的源极区域之间流过芯片。可以通过包封材料(诸如模制材料(例如按压模制材料)和层压材料(例如具有玻璃纤维的聚合物材料))来包封芯片，以形成相应的分立式包封集成电路。 在各个实施例中，分立式包封集成电路110、120可以例如在被布置在载体102上之前单独地被测试，从而达到更高的产量。 根据各个实施例，第一电流路径可以与第二电流路径电绝缘。通过示例的方式，重分布层(通过该重分布层形成第一电流路径)可以与载体102的导电线路104 (通过导电线路104形成第二电流路径)电绝缘。 根据各个实施例，多个集成电路110、120可以被配置为:提供能够承载第一电流的第一电流路径，所述第一电流比流过第二电流路径的第二电流更高。所述多个集成电路可以被配置为:提供能够承载(例如高于10A，例如在从大约1A到大约1000A的范围中的)负载电流的第一电流路径，并且提供能够承载(例如低于1A，例如在从大约5mA到大约5A的范围中的本文档来自技高网...

【技术保护点】
一种电路布置，包括：载体，包括至少一个导电线路；多个分立式包封集成电路，被布置在所述载体上；其中，所述多个集成电路中的第一集成电路与所述多个集成电路中的第二集成电路电接触，以形成对所述载体进行旁路的第一电流路径；以及其中，所述多个集成电路中的第一集成电路与所述多个集成电路中的第二集成电路电接触，以形成经由所述至少一个导电线路的第二电流路径。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：A毛德，R奥特伦巴，K席斯，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE