电阻型随机存取存储器及其制造方法技术

本发明专利技术涉及一种电阻型随机存取存储器及其制造方法。该方法包括：形成位线堆叠，在该位线堆叠中多个局部位线垂直堆叠在衬底上；形成字线，该字线包括多个局部字线和连接线，该多个局部字线朝着位线堆叠的侧部沿垂直方向延伸，该连接线在水平方向上延伸以将多个局部字线彼此连接；以及在位线堆叠与字线之间形成电阻存储薄膜。本发明专利技术可以通过简化的工艺实现具有３Ｄ交叉点结构的高密度存储阵列。

【技术实现步骤摘要】

本专利技术涉及集成电路器件，更具体地，涉及其中具有电阻型存储单元的非易失性存储器。
技术介绍
通常，电阻随机存取存储器(ReRAM)是利用电阻特性随着所施加电压而改变的原 理的一种非易失性存储器。ReRAM是一种存储器，其根据电阻可变特性而利用由于所施加电 压大小而导致的电流的开/关状态。这些ReRAM具有各种优点相对快的存取时间、低功耗 以及由于简单的存储单元结构带来的工艺故障的降低。如图IA所示，ReRAM的一个示例在由Herner等人提出的名称为“NONVOLATILE MEMORY CELL COMPRISING A DIODE AND ARES I STANCE-Sff ITCHING MATERIAL”的美国专利申 请公开No. 2006/0250837中被披漏。参见图1A，二极管16和电阻开关元件18堆叠在底部导体12和顶部导体14之间， 从而形成一个存储层20。存储层20堆叠多个，从而形成高密度单片三维存储阵列。图IB 示意地显示了具有上述单片三维存储阵列的电阻随机存取存储器10。参考图1B，当电阻随机存取存储器10通过形成三维存储阵列30而实施时，堆叠N 个存储层所需的工艺步骤的数量可以等于值“NXS”，值“NXS”是通过形成一个存储层20 而定义多个存储单元块所需的工艺步骤数S与堆叠的存储层数N的乘积。也就是说，随着 堆叠层数量的增加，工艺步骤数量也线性增加。底部导体12和顶部导体14在正交的方向上延伸，并且存储单元形成在它们之间 的交叉点处。一般而言，底部导体12可以形成字线，而顶部导体14可以形成位线。例如，当 字线12的数量为K并且位线14的数量为M时，形成在一个存储层20上的存储单元块的数 量是KXM。这样，当堆叠存储层20的数量是N时，将形成的存储单元块的数量为NXKXM。存取一个存储层20上的KXM个存储单元块所需的解码器的数量是“K+M”，其是字 线12的数量K与字线14的数量M之和。如果N个存储层20被堆叠，则解码器的数量可以 是值“ (NXK) + (NXM)”，其是堆叠的字线12的数量“NXK”与堆叠的位线14的数量“NXM” 之和。也就是说，随着堆叠的层数的增加，解码器的数量也线性增加。因此，形成解码器需 要面积和该数量的工艺步骤。
技术实现思路
本专利技术的实施例提供一种能够实现高密度存储阵列的电阻随机存取存储器及其 制造方法。本专利技术的实施例还提供一种具有位线堆叠和梳状字线的电阻随机存取存储器及 其制造方法，其中在位线堆叠中多个局部位线垂直堆叠，在梳状字线中垂直提供在位线堆 叠之间的多个局部字线彼此电连接。本专利技术的实施例提供一种制造电阻随机存取存储器的方法，该方法包括形成位线堆叠，在该位线堆叠中多个局部位线垂直堆叠在衬底上；形成包括多个局部字线以及连 接线的字线，该多个局部字线沿着垂直方向朝着位线堆叠的侧部延伸，该连接线沿水平方 向延伸以将多个局部字线彼此连接；以及形成位线堆叠与字线之间的电阻存储薄膜。在一些实施例中，该方法可以进一步包括形成位线堆叠；形成覆盖位线堆叠的 电阻存储薄膜；在电阻存储薄膜上沉积导电材料；以及通过图案化导电材料形成字线。在其他的实施例中，该方法可以进一步包括形成位线堆叠；形成覆盖位线堆叠 的电阻存储薄膜；在电阻存储薄膜上沉积绝缘材料；通过图案化绝缘材料形成暴露电阻存 储薄膜的沟槽；以及通过在沟槽中沉积导电材料形成字线。在再一些实施例中，该方法可以进一步包括形成位线堆叠；在衬底上 沉积绝缘 材料；通过图案化绝缘材料形成暴露位线堆叠的沟槽；在沟槽中形成电阻存储薄膜；以及 通过在沟槽中沉积导电材料在电阻存储薄膜上形成字线。在再一些实施例中，该方法可以进一步包括在电阻存储薄膜和字线之间形成开关薄膜。在其他实施例中，形成位线堆叠可以包括形成堆叠体，在该堆叠体中多个绝缘层 和多个导电层选择地沉积在衬底上；在堆叠体上形成硬掩模图案；以及通过利用硬掩模图 案作为掩模的刻蚀图案化堆叠体。本专利技术的一个实施例提供一种电阻随机存取存储器，其包括位线堆叠，在第一水 平方向延伸且提供有垂直堆叠在衬底上的多个局部位线；字线，提供有多个局部字线和连 接线，该多个局部字线垂直设置在位线堆叠侧部处，该连接线沿着与第一水平方向交叉的 第二水平方向延伸以将多个局部字线彼此连接；以及电阻存储薄膜，提供在位线堆叠和字 线之间。在另一实施例中，连接线可以设置为跨过位线堆叠。在另一实施例中，位线堆叠可以进一步包括在其最顶层上的硬掩模图案。在另一实施例中，电阻随机存取器可以进一步包括在电阻存储薄膜与字线之间的 开关薄膜。附图说明附图被包括以提供对本专利技术的进一步理解，并且被并入且构成本说明书的一部 分。附图说明了本专利技术的示范性实施例并且与描述一起用于解释本专利技术的原理。附图中图IA的透视图显示了根据常规技术的电阻随机存取存储器；图IB的电路图示意地显示了根据常规技术的堆叠状电阻随机存取存储器的存储 阵列；图2A的等效电路图显示了根据本专利技术示范性实施例的电阻随机存取存储器；图2B和2C的电路图显示了图2A的一部分；图3A的透视图显示了根据本专利技术第一示范性实施例的电阻随机存取存储器；图3B的透视图包括沿图3A的线1_1剖取的截面；图3C的透视图显示了图3A的存储单元块；图4A的透视图显示了根据本专利技术第二示范性实施例的电阻随机存取存储器；图4B的透视图包括沿图4A的线II-II剖取的截面；图5A的透视图显示了根据本专利技术第三示范性实施例的电阻随机存取存储器；图5B的透视图包括沿图5A的线III-III剖取的截面；图5C的透视图显示了图5A的存储单元块；图6A的透视图显示了根据本专利技术第四示范性实施例的电阻随机存取存储器； 图6B的透视图包括沿图6A的线IV-IV剖取的截面；图7A的透视图显示了根据本专利技术第五示范性实施例的电阻随机存取存储器；图7B的透视图包括沿图7A的线V-V剖取的截面；图8A到8G的截面图显示了制造根据本专利技术第一示范性实施例的电阻随机存取存 储器的方法；图9A到9D的截面图显示了制造根据本专利技术第二示范性实施例的电阻随机存取存 储器的方法；图IOA到IOD的截面图显示了制造根据本专利技术第三示范性实施例的电阻随机存取 存储器的方法；图IlA到IlD的截面图显示了制造根据本专利技术第四示范性实施例的电阻随机存取 存储器的方法；图12A到12G的截面图显示了制造根据本专利技术第五示范性实施例的电阻随机存取 存储器的方法；图13A到13G的截面图显示了制造根据本专利技术第六示范性实施例的电阻随机存取 存储器的方法；图14A和14B的图显示了根据本专利技术第一示范性实施例的开关薄膜的电流-电压 曲线；图15A的框图显示了包括根据本专利技术示范性实施例的电阻随机存取存储器的存 储卡；以及图15B的框图显示了适于根据本专利技术示范性实施例的电阻随机存取存储器的信 息处理系统。具体实施例方式下面将结合附图描述根据本专利技术总的专利技术构思的示范性实施例的电阻随机存取 存储器以及制造电阻随机存取存储器的方法。本专利技术总的专利技术构思的优点和特点以及完成其的方法通过参考对优选实施例及 附图的以下详细描述可以更容易地被理解。但是，本专利技术总的专利技术构思也可以以不同形式 被实施并且不应被解释为限制于这里所阐述的实施例。而是，提供这些实施例，使本文档来自技高网...

【技术保护点】
一种制造可变电阻随机存取存储器的方法，包括：在衬底上形成位线垂直堆叠；在所述位线垂直堆叠的第一侧壁上形成第一字线；以及在所述第一侧壁与所述第一字线之间形成可变电阻薄膜。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：尹洪植，白寅圭，沈贤准，赵金石，朴敏营，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]