一种用于高速流水线模数转换器的输入缓冲器电路制造技术

本发明专利技术提供了一种用于高速流水线模数转换器的输入缓冲器电路，包括输入对管、电流镜负载、增益提升放大器和补偿电容。输入对管由带源级负反馈电阻的第一ＭＯＳ管和带源级负反馈电阻的第二ＭＯＳ管组成；电流镜负载由栅极相互连接的第三ＭＯＳ管和第四ＭＯＳ管组成；增益提升放大器正输入端与第一ＭＯＳ管的漏极相连，增益提升放大器负输入端与第二ＭＯＳ管的漏极相连，增益提升放大器输出端与第三ＭＯＳ管的栅极相连；补偿电容一端与第三ＭＯＳ管的栅极相连，另一端与第三ＭＯＳ管的漏极相连。本发明专利技术输入缓冲器电路可以满足高速信号的输入要求，并有效地减小输入的负载电容，增大输出阻抗。

【技术实现步骤摘要】

本专利技术涉及用于通讯
的集成电路，尤其涉及一种高速模数转换器的输入 缓冲器电路。
技术介绍
随着通讯行业地迅猛发展，各种电子设备正在得到广泛的使用，如手机，电脑，MP4 等。在这些电子设备中，模数转换器作为模拟信号和数字信号的接口电路已经不可或缺，而 且它的应用场合也越来越多。为了针对视频信号进行处理，一些电子设备中使用的模数转 换器是要求高速度的，这样就对模数转换器的输入带宽和线性度提出了比较高的要求。通 常的做法是把一个ADC的驱动电路做在ADC芯片的外部，这样的驱动电路一般都是一个闭 环的放大器，但是这样做不仅需要一个额外的放大器，而且占用PCB板的面积，另外还会引 入比较大的寄生电容，不利于高速和高带宽的应用。同时，即使外部驱动达到了很高的速 度，但往往会消耗很大的功耗。因此，现在比较倾向于把ADC的输入驱动电路也同样集成在 ADC芯片的内部，以提高ADC芯片的性能和可靠性。虽然这样做会增大ADC芯片的功耗和面 积，但是可以节省PCB电路设计时的空间，方便外部电路进行驱动。通常集成在芯片内部的 缓冲器电路有开环和闭环两种解决方案，本专利技术讨论的是闭环结构的输入缓冲器电路。理想的缓冲器电路需要在任何的信号输入幅度和输入频率条件下，输出都能完全 跟随输入的变化。但是，通常由于输入缓冲器增益、速度和线性度的限制，输出和输入之间 会存在一定的误差，导致输出信号的失真。所以，一个好的闭环缓冲器电路需要良好的线性 度，较高的增益和速度来减小非线性失真。通常用来提高输入级线性度的办法就是采用源级负反馈技术，如图la和图lb所 示，图la中的电路100和图lb中的电路101是两种传统的源级负反馈放大器，它们都可以 用来提高该电路输入级的线性度。图la的电路100中，由M0S管M100和M0S管M101构成了输入对管，输入信号Vin 接入M0S管M100的栅极，M0S管M101的栅极和漏极相连作为输出信号Vout ；输入电流源 1100和输入电流源1101分别接入M0S管M100和M0S管M101的源极；M0S管M100和M0S 管M101的源极通过电阻R100相连；M0S管M102和M0S管M103构成了电流镜的负载。图lb的电路101中，由M0S管M104和M0S管M105构成了输入对管，输入信号Vin 接入M0S管M104的栅极，M0S管M105的栅极和漏极相连作为输出信号Vout ；输入电流源 1102分别通过电阻R101和电阻R102接入M0S管M104和M0S管M105的源极；M0S管M106 和M0S管M107构成了电流镜的负载。以电路100为例，在输入对M0S管M100、M0S管M101和负反馈电阻R100的 一同作用下，可以提高电路100的线性度，关于这个的详细解释可以参考论文“CMOS transconductance amplifiers, architectures and active filters :a tutorialE.Sanchez—Sinencio，IEEProc.，Circuits Devices Syst.，Vol 147，Issue 1。但是电路100和电路101的最大缺点就是增益比较低，因为通常普通单级运放的增益都在40dB之下，而且为了达到高速的要求而增大静态电流的话则增益会更低，这样在 闭环的系统应用中会导致输入输出有比较大的误差，会降低输入信号的无杂散动态范围 (SFDR)。另外，由于实际的电路100中的输入电流源1100，输入电流源1101以及电路101 中的电阻R101，电阻R102会存在不匹配产生更多的谐波，所以需要在大电流情况下尽量提 高这个电路的增益以确保输入信号通过缓冲器电路后有足够的信噪比和SFDR。
技术实现思路
本专利技术提供了一种用于高速流水线模数转换器的输入缓冲器电路拓扑结构，可以 满足高速信号的输入要求。本专利技术的输入缓冲器电路有效地减小了输入的负载电容，增大 了输出阻抗，有利于驱动大的输出负载电容，也就是后级开关电容电路中的电容。一种用于高速流水线模数转换器(Pipelined ADC)的输入缓冲器(input buffer) 电路，包括输入对管、电流镜负载、增益提升放大器和补偿电容，其中输入对管，由带源级负反馈电阻的第一 M0S管和带源级负反馈电阻的第二 M0S管 组成，第一 M0S管的栅极接输入信号，第二 M0S管的栅极与漏极相连且作为信号输出；所述的第一 M0S管的源极接第一电流源输入，所述的第二 M0S管的源极接第二电 流源输入，第一 M0S管的源极和第二 M0S管的源极通过所述的源级负反馈电阻相连接。电流镜负载，由栅极相互连接的第三M0S管和第四M0S管组成，其中第三M0S管的 漏极与第一 M0S管的漏极相连，第四M0S管的漏极与第二 M0S管的漏极相连，第三M0S管和 第四M0S管的源极接地。增益提升放大器，其中增益提升放大器正输入端与第一 M0S管的漏极相连，增益 提升放大器负输入端与第二 M0S管的漏极相连，增益提升放大器输出端与第三M0S管的栅 极相连。补偿电容，用来补偿增益提升放大器相位，补偿电容一端与第三M0S管的栅极相 连，另一端与第三M0S管的漏极相连。本专利技术的输入缓冲器电路为闭环结构，构成一个单位增益放大器，输出跟随输入 的变化。所述的输入对管用来接收输入的差分信号。所述的电流镜负载把输入差分信号转换为单端的输出。所述的放大器可以是简单的单级放大器，也可以是折叠共源共栅的放大器或者套 筒式共源共栅放大器，作用是提高输入缓冲器电路的增益，减小输入输出的误差。所述的补偿电容用于进行Mi 11 er补偿。附图说明图la是现有技术中源级负反馈放大器的电路图；图lb是现有技术中另一种源级负反馈放大器的电路图；图2是本专利技术的输入缓冲器电路的示意图；图3是本专利技术中的增益提升放大器示意图；图4是本专利技术的输入缓冲器电路的一个具体实现电路具体实施例方式在任何的电子通讯系统中，如果需要对模拟信号进行快速地数字化处理，那么就 需要高速的模数转换器作为接口，而本专利技术的输入缓冲器电路可以集成在任何需要处理高 速信号的模数转换器内部，比如高速的流水线ADC前端的输入缓冲器。如前面所述，传统的源级负反馈放大器，如图1中的100，101所示，虽然具有比较 好的线性度，但是由于增益较低，闭环的输出和输入之间会有比较大的误差。而且，随着输 入信号频率的升高，输出信号的SFDR会下降比较严重，这样的输入缓冲器不符合高速模数 转换器的前端电路要求，因为高速ADC通常会需要对输入信号进行欠采样的处理，也就是 输入信号频率会超过一半的采样频率。参见图2，为本专利技术的输入缓冲器的电路结构图200。电路200包括输入对管，由带源级负反馈电阻的第一 M0S管M5和带源级负反馈电阻的第二 M0S 管M6组成，第一 M0S管M5的栅极接输入信号Vin，第二 M0S管M6的栅极与漏极相连且作为 信号输出Vout，第一 M0S管M5的源极接第一电流源输入13，第二 M0S管M6的源极接第二 电流源输入14，第一 M0S管M5的源极和第二 M0S管M6的源极通过所述的源级负反馈电阻 R2相连接。电流镜负载，由栅极相互连接的第三M0S管M7和第四M0S管M8组成，本文档来自技高网...

【技术保护点】
一种用于高速流水线模数转换器的输入缓冲器电路，其特征在于，包括：输入对管，由带源级负反馈电阻的第一ＭＯＳ管（Ｍ５）和带源级负反馈电阻的第二ＭＯＳ管（Ｍ６）组成，第一ＭＯＳ管（Ｍ５）的栅极接输入信号（Ｖｉｎ），第二ＭＯＳ管（Ｍ６）的栅极与漏极相连且作为信号输出（Ｖｏｕｔ）；电流镜负载，由栅极相互连接的第三ＭＯＳ管（Ｍ７）和第四ＭＯＳ管（Ｍ８）组成，其中第三ＭＯＳ管（Ｍ７）的漏极与第一ＭＯＳ管（Ｍ５）的漏极相连，第四ＭＯＳ管（Ｍ８）的漏极与第二ＭＯＳ管（Ｍ６）的漏极相连，第三ＭＯＳ管（Ｍ７）和第四ＭＯＳ管（Ｍ８）的源极接地；增益提升放大器（２０２），其正输入端与第一ＭＯＳ管（Ｍ５）的漏极相连，负输入端与第二ＭＯＳ管（Ｍ６）的漏极相连，输出端与第三ＭＯＳ管（Ｍ７）的栅极相连；补偿电容（Ｃ２），一端与第三ＭＯＳ管（Ｍ７）的栅极相连，另一端与第三ＭＯＳ管（Ｍ７）的漏极相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：张鲁，何乐年，
申请(专利权)人：浙江大学，
类型：发明
国别省市：86[中国|杭州]