一种封装结构及其制备方法技术

本发明专利技术公开了一种封装结构及其制备方法。封装结构包括：封装基板，封装基板包括位于封装基板内部的导电层，导电层包括至少一个接地导电部；芯片，固定于封装基板的第一表面，芯片包括至少一个接地端，接地端与接地导电部通过第一通孔一一对应电连接；第一绝缘层，覆盖芯片和封装基板的至少部分第一表面；外层金属层，包覆第一绝缘层以及封装基板的至少部分侧面；其中，接地导电部延伸至封装基板的侧面并与外层金属层电连接。本申请中，接地导电部在导电层中占用的面积减小，节约了封装基板内部的空间；与此同时，外层金属层的存在可保证封装结构具有较好的电磁屏蔽效果，提升器件稳定性。性。性。

【技术实现步骤摘要】
一种封装结构及其制备方法


[0001]本专利技术实施例涉及电子元器件封装
，尤其涉及一种封装结构及其制备方法。

技术介绍

[0002]芯片级封装(Chip Scale Package，CSP)作为新一代封装技术，具有封装体积小和电性能好等优点，因此广泛应用于芯片封装领域。图1为现有技术中的一种封装结构的结构示意图，参考图1，以滤波器封装结构为例，滤波器封装结构中一般包括基板1
’
和滤波器芯片2
’
，滤波器芯片2
’
包括接地引脚20
’
，接地引脚20
’
与基板1
’
中的接地导电部11
’
电连接，以实现芯片2
’
接地。图2为图1所示封装结构中封装基板的结构示意图，可结合图1和图2，现有技术中，多个接地导电部11
’
为相互连接的一体结构，起到共地的作用。此种设置方式下，接地导电部11
’
在基板1
’
中占用的空间较大，影响基板1
’
内部空间的利用效率。

技术实现思路

[0003]有鉴于此，本专利技术提供一种封装结构及其制备方法，以减小接地导电部在封装基板内的占用空间，同时提升封装结构的电磁屏蔽效果。
[0004]第一方面，本专利技术实施例提供了一种封装结构，包括：
[0005]封装基板，所述封装基板包括位于所述封装基板内部的导电层，所述导电层包括至少一个接地导电部；
[0006]芯片，固定于所述封装基板的第一表面，所述芯片包括至少一个接地端，所述接地端与所述接地导电部通过第一通孔一一对应电连接；
[0007]第一绝缘层，覆盖所述芯片和所述封装基板的至少部分所述第一表面；
[0008]外层金属层，包覆所述第一绝缘层以及所述封装基板的至少部分侧面；
[0009]其中，所述接地导电部延伸至所述封装基板的侧面并与所述外层金属层电连接。
[0010]第二方面，本专利技术实施例还提供了一种封装结构的制备方法，用于制备本专利技术任意实施例提供的封装结构，所述制备方法包括：
[0011]提供封装基板，所述封装基板包括位于所述封装基板内部的导电层，所述导电层包括至少一个接地导电部；
[0012]将芯片固定于所述封装基板的第一表面，所述芯片包括至少一个接地端，所述接地端与所述接地导电部通过第一通孔一一对应电连接；
[0013]在所述芯片和所述封装基板的至少部分所述第一表面制备第一绝缘层；
[0014]在所述第一绝缘层以及所述封装基板的至少部分侧面制备外层金属层；其中，所述接地导电部延伸至所述封装基板的侧面并与所述外层金属层电连接。
[0015]本专利技术实施例提供的封装结构包括：封装基板，封装基板包括位于封装基板内部的导电层，导电层包括至少一个接地导电部；芯片，固定于封装基板的第一表面，芯片包括至少一个接地端，接地端与接地导电部通过第一通孔一一对应电连接；第一绝缘层，覆盖芯
片和封装基板的至少部分第一表面；外层金属层，包覆第一绝缘层以及封装基板的至少部分侧面；其中，接地导电部延伸至封装基板的侧面并与外层金属层电连接。上述封装结构中，由于各接地导电部之间相互独立，接地导电部在导电层中占用的面积减小，进而节约了封装基板内部的空间；同时，封装基板内部的各接地导电部可通过外层金属层电连接，实现接地信号的传输，形成良好的接地平面。另外，外层金属层的存在也可保证封装结构具有较好的电磁屏蔽效果，有效的屏蔽外界的干扰，使器件发挥更好的效果；同时防止器件内部的信号影响外部电子元件的信号传输。
附图说明
[0016]图1为现有技术中的一种封装结构的结构示意图；
[0017]图2为图1所示封装结构中封装基板的结构示意图；
[0018]图3为本专利技术实施例提供的一种封装结构的结构示意图；
[0019]图4为图3所示封装结构的剖面结构示意图；
[0020]图5为本专利技术实施例提供的一种封装基板的局部结构示意图；
[0021]图6为本专利技术实施例提供的一种封装基板的俯视结构示意图；
[0022]图7为本专利技术实施例提供的另一种封装基板的局部结构示意图；
[0023]图8为本专利技术实施例提供的一种封装基板的爆炸结构示意图；
[0024]图9为本专利技术实施例提供的一种封装结构的制备方法的流程图。
具体实施方式
[0025]下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。
[0026]基于
技术介绍
中指出的现有技术的缺陷，本专利技术实施例提出了一种封装结构，该封装结构可用于滤波器封装，但不限于此，本实施例中，以封装结构为滤波器封装结构为例进行介绍。图3为本专利技术实施例提供的一种封装结构的结构示意图，图4为图3所示封装结构的剖面结构示意图，图5为本专利技术实施例提供的一种封装基板的局部结构示意图，可参考图3～图5，本申请实施例中，封装结构包括：封装基板1，封装基板1包括位于封装基板1内部的导电层10，导电层10包括至少一个接地导电部11；芯片2，固定于封装基板1的第一表面100，芯片2包括至少一个接地端20，接地端20与接地导电部11通过第一通孔12一一对应电连接；第一绝缘层3，覆盖芯片2和封装基板1的至少部分第一表面100；外层金属层4，包覆第一绝缘层3以及封装基板1的至少部分侧面101；其中，接地导电部11延伸至封装基板1的侧面101并与外层金属层4电连接。
[0027]具体地，如图3～图5所示，封装结构由封装基板1、芯片2、第一绝缘层3和外层金属层4构成。芯片2的尺寸小于封装基板1的尺寸，芯片2键合于封装基板1的第一表面100，并通过通孔与封装基板1中的导电层10电连接，沿图中所示方位，第一表面100为封装基板1的上表面，第二表面102为封装基板1的下表面。芯片2为滤波器的功能区，芯片2可形成于晶圆5上，本实施例中，芯片2可指芯片本体以及晶圆5衬底，芯片本体朝向封装基板1。其中，晶圆5可以选在钽酸锂、铌酸锂或石英等压电材料。
[0028]封装基板1中包括至少一层导电层10，导电层10位于封装基板1内部，导电层10用于实现芯片2与外部电路(图中未示出)的电性连接，进而实现器件的各项功能。图3～图5中示例性的示出了封装基板1内部包括一层导电层10，实际不限于此，导电层10可为金属导电层。
[0029]进一步地，继续参考图3～图5，导电层10中包括至少一个接地导电部11，可以理解的是，当导电层10中包括多个接地导电部11时，各接地导电部11之间相互独立，也即各接地导电部11相互绝缘。相应的，芯片2的接地端20的数量与接地导电部11的数量相同，接地端20与接地导电部11一一对应电连接。进而利用接地导电部11将芯片2的接地端20接地。图中示例性的示本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装结构，其特征在于，包括：封装基板，所述封装基板包括位于所述封装基板内部的导电层，所述导电层包括至少一个接地导电部；芯片，固定于所述封装基板的第一表面，所述芯片包括至少一个接地端，所述接地端与所述接地导电部通过第一通孔一一对应电连接；第一绝缘层，覆盖所述芯片和所述封装基板的至少部分所述第一表面；外层金属层，包覆所述第一绝缘层以及所述封装基板的至少部分侧面；其中，所述接地导电部延伸至所述封装基板的侧面并与所述外层金属层电连接。2.根据权利要求1所述的封装结构，其特征在于，所述接地导电部包括一体连接的主体部和延伸部，所述主体部通过所述第一通孔与所述接地端一一对应电连接；所述延伸部由所述主体部向所述封装基板的任意所述侧面延伸并与所述外层金属层电连接；其中，所述延伸部沿第一方向的长度小于所述主体部沿所述第一方向的长度，所述第一方向垂直于所述延伸部的延伸方向。3.根据权利要求2所述的封装结构，其特征在于，所述延伸部在所述封装基板所在平面上的投影呈矩形。4.根据权利要求2所述的封装结构，其特征在于，存在所述主体部连接至少两个所述延伸部；至少两个所述延伸部由所述主体部向所述封装基板的不同侧面延伸，或者，至少两个所述延伸部由所述主体部向所述封装基板的同一所述侧面延伸。5.根据权利要求1所述的封装结构，其特征在于，所述导电层还包括信号传输部，所述信号传输部与所述接地导电部相互独立；所述芯片还包括信号传输端，所述信号传输端与所述信号传输部通过第二通孔一一对应电连接。6.根...

【专利技术属性】
技术研发人员：张玲琴，毕秀文，贝利，
申请(专利权)人：天通瑞宏科技有限公司，
类型：发明
国别省市：