一种半导体结构及其制造方法技术

本公开实施例公开了一种半导体结构及其制造方法，所述半导体结构包括：衬底；第一介质层，位于所述衬底上；焊垫结构，位于所述第一介质层上；其中，所述第一介质层内具有至少一层支撑层，所述焊垫结构位于所述支撑层的上方，所述支撑层的材料强度大于所述第一介质层的材料强度。材料强度。材料强度。

【技术实现步骤摘要】
一种半导体结构及其制造方法


[0001]本公开涉及半导体制造领域，尤其涉及一种半导体结构及其制造方法。

技术介绍

[0002]半导体结构，包括衬底及位于衬底上的焊垫结构，焊垫结构与衬底之间由介质层分隔开。
[0003]然而，在相关技术中，所述焊垫结构通常与所述衬底之间具有较大的垂直距离，位于所述焊垫结构下方的介质层具有较大的厚度，容易导致所述半导体结构的稳定性较差；此外，所述半导体结构在通过焊垫结构与其他结构进行键合时产生的应力容易对位于所述焊垫结构下方的介质层造成损伤，从而降低所述半导体结构的性能。

技术实现思路

[0004]本公开实施例提供一种半导体结构，其特征在于，包括：
[0005]衬底；
[0006]第一介质层，位于所述衬底上；
[0007]焊垫结构，位于所述第一介质层上；
[0008]其中，所述第一介质层内具有至少一层支撑层，所述焊垫结构位于所述支撑层的上方，所述支撑层的材料强度大于所述第一介质层的材料强度。
[0009]在一些实施例中，所述支撑层的材料包括硅锗、多晶硅、钨、钛、钽、氮化钨、氮化钛、氮化钽中的一种或多种。
[0010]在一些实施例中，所述第一介质层包括第一子层和位于所述第一子层上的第二子层；所述支撑层形成在所述第一子层和所述第二子层之间。
[0011]在一些实施例中，所述支撑层呈板状，所述焊垫结构与所述支撑层在垂直于所述衬底的方向上的投影重叠。
[0012]在一些实施例中，所述衬底包括存储区和外围区，所述第一介质层、所述支撑层以及所述焊垫结构均位于所述外围区上方。
[0013]在一些实施例中，所述半导体结构还包括：
[0014]位于所述存储区上方的电容结构；电容覆盖层，所述电容覆盖层覆盖所述电容结构的上表面。
[0015]在一些实施例中，所述支撑层的材料和所述电容覆盖层的材料相同。
[0016]在一些实施例中，所述支撑层和所述电容覆盖层在同一工艺步骤中形成。
[0017]在一些实施例中，所述焊垫结构包括顶层金属层，所述顶层金属层呈板状。
[0018]在一些实施例中，所述焊垫结构还包括位于所述顶层金属层下方的至少一层中间金属层，以及将至少一层所述中间金属层、所述顶层金属层依次电连接的导电插塞；其中，所述中间金属层呈环状。
[0019]本公开实施例还提供了一种半导体结构的制造方法，包括：
[0020]提供衬底；
[0021]在所述衬底上形成第一介质层以及位于所述第一介质层内的至少一层支撑层；其中，所述支撑层的材料强度大于所述第一介质层的材料强度；
[0022]在所述第一介质层上形成焊垫结构，所述焊垫结构位于所述支撑层的上方。
[0023]在一些实施例中，所述第一介质层包括第一子层和第二子层；在所述衬底上形成所述第一介质层及所述支撑层，包括：
[0024]在所述衬底上形成所述第一子层；
[0025]在所述第一子层上形成所述支撑层；
[0026]形成所述第二子层，所述第二子层覆盖所述支撑层及所述第一子层。
[0027]在一些实施例中，所述衬底包括存储区和外围区，所述第一介质层、所述支撑层以及所述焊垫结构形成在所述外围区的上方。
[0028]在一些实施例中，所述方法还包括：
[0029]在所述存储区上形成电容结构；
[0030]形成电容覆盖层，所述电容覆盖层覆盖所述电容结构的上表面。
[0031]在一些实施例中，所述电容覆盖层与所述支撑层是在同一工艺步骤中形成。
[0032]在一些实施例中，在形成所述第一介质层之后，所述方法还包括：在所述第一介质层上形成第二介质层，所述焊垫结构位于所述第二介质层内。
[0033]在一些实施例中，形成所述焊垫结构，包括：形成顶层金属层、位于所述顶层金属层下方的至少一层中间金属层以及将至少一层所述中间金属层、所述顶层金属层依次电连接的导电插塞；其中，所述顶层金属层呈板状，所述顶层金属层的上表面暴露在所述第二介质层之外，所述中间金属层呈环状。
[0034]本公开实施例提供的半导体结构及其制造方法，其中，所述半导体结构包括：衬底；第一介质层，位于所述衬底上；焊垫结构，位于所述第一介质层上；其中，所述第一介质层内具有至少一层支撑层，所述焊垫结构位于所述支撑层的上方，所述支撑层的材料强度大于所述第一介质层的材料强度。本公开实施例提供的半导体结构包括位于所述焊垫结构下方的支撑层，所述支撑层的材料相对于所述第一介质层的材料具有更大的强度，如此，所述支撑层能够增强所述半导体结构的稳定性；同时，所述支撑层能够缓解键合时产生的应力，从而降低或消除该应力对所述第一介质层造成的损伤，进而提高所述半导体结构的性能。
[0035]本公开的一个或多个实施例的细节在下面的附图和描述中提出。本公开的其它特征和优点将从说明书附图以及权利要求书变得明显。
附图说明
[0036]为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0037]图1为本公开实施例提供的半导体结构的示意图；
[0038]图2为图1中示出的焊垫结构的立体示意图；
[0039]图3为本公开实施例提供的半导体结构制造方法的流程框图；
[0040]图4
‑
图9为本公开实施例提供的半导体结构的工艺流程图。
具体实施方式
[0041]下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
[0042]在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
[0043]在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0044]应当明白，当元件或层被称为“在
……
上”、“与
……
相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在
……
上”、“与
……
直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底；第一介质层，位于所述衬底上；焊垫结构，位于所述第一介质层上；其中，所述第一介质层内具有至少一层支撑层，所述焊垫结构位于所述支撑层的上方，所述支撑层的材料强度大于所述第一介质层的材料强度。2.根据权利要求1所述的半导体结构，其特征在于，所述支撑层的材料包括硅锗、多晶硅、钨、钛、钽、氮化钨、氮化钛、氮化钽中的一种或多种。3.根据权利要求1所述的半导体结构，其特征在于，所述第一介质层包括第一子层和位于所述第一子层上的第二子层；所述支撑层形成在所述第一子层和所述第二子层之间。4.根据权利要求1所述的半导体结构，其特征在于，所述支撑层呈板状，所述焊垫结构与所述支撑层在垂直于所述衬底的方向上的投影重叠。5.根据权利要求1所述的半导体结构，其特征在于，所述衬底包括存储区和外围区，所述第一介质层、所述支撑层以及所述焊垫结构均位于所述外围区上方。6.根据权利要求5所述的半导体结构，其特征在于，所述半导体结构还包括：位于所述存储区上方的电容结构；电容覆盖层，所述电容覆盖层覆盖所述电容结构的上表面。7.根据权利要求6所述的半导体结构，其特征在于，所述支撑层的材料和所述电容覆盖层的材料相同。8.根据权利要求7所述的半导体结构，其特征在于，所述支撑层和所述电容覆盖层在同一工艺步骤中形成。9.根据权利要求1所述的半导体结构，其特征在于，所述焊垫结构包括顶层金属层，所述顶层金属层呈板状。10.根据权利要求9所述的半导体结构，其特征在于，所述焊垫结构还包括位于所述顶层金属层下方的至少一层中间金属层，以及将至少一层所述中间金属层、所述顶层金属层依次电连接的导电插塞；其中，所...

【专利技术属性】
技术研发人员：宋志浩，李忠华，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：