可控双输出自举电路制造技术

本发明专利技术公开了一种可控双输出自举电路，包括：一个时序控制电路单元，一个基本自举电路单元和一个自举输出电压控制单元。本发明专利技术解决了传统自举电路中自举输出电压随时间缓慢下降的问题，自举输出电压的线性度提高２０ｄＢ；在基本自举电路基础上，通过增加ＮＭＯＳ管ＮＭ７、ＮＭ８和ＮＭ９，ＰＭＯＳ管ＰＭ５、ＰＭ６、ＰＭ７和ＰＭ８，有效地实现了自举输出电压的可控双输出。本发明专利技术电路可广泛应用于高速高精度模数转换器中的可变增益采样保持电路。

【技术实现步骤摘要】

本专利技术涉及一种自举电路，特别涉及一种可控双输出自举电路。它直接应用的领域是高速高精度模数转换器中的可变增益采样保持电路。
技术介绍
自举电路广泛应用于模拟集成电路中的高速高精度模数转换器，主要是集成模数 转换器的片上采样保持电路中，用于提高采样信号的线性度。 —种典型的自举电路(美国专禾U，专利号US 7397284B1, Bootstr即ped circuit)如图1所示。此电路中时序信号小为零电平时，电容C3上存储的 电荷为C3XV。d;小为高电平时，由于输出节点处(Mg栅极节点)是一个高阻抗节点，没有直 流通路，根据电荷守恒原理，Mn栅极与源极之间的电压为QXVdd/(C3+Cp)，其中Cp是Mg栅 极节点处的寄生电容之和，因此，此电压近似为常数，与输入信号无关，从而大大减弱了采 样开关Mn导通电阻与输入信号的相关性，提高了采样信号的线性度。但是，此电路不足之 处是时序信号小为高电平时，M7的栅极电压为V。d，M7工作在饱和区，通过M7对M7源极与 Mw漏极节点处的寄生电容充电，自举电路输出电压会随时间线性缓慢下降，进而导致采样 开关Mn源极电压D。UT随时间缓慢下降。譬如当输入幅度为IV的直流电压时，在20ns时间 内，输出电压的幅度下降会达到lmV以上，这对应用于14或16位高速高精度流水线A/D转 换器的采样保持电路而言，此现象会导致采样保持电路的输出信号线性度降低10 20dB。
技术实现思路
本专利技术所要解决的技术问题在于专利技术一种可控双输出自举电路，其目的是减小常 规自举电路的输出电压幅度随时间缓慢下降的问题，同时实现电路的可控双输出功能，使 其可用于可变增益采样保持电路之中。 本专利技术解决上述技术问题所采取的技术方案在于一种可控双输出自举电路，含 有 —个时序控制电路单元，其一个输入端CK为CMOS电平时钟信号输入端，另一个输 入端MODE为模式选择信号输入端，其输出端(^、小2、小3和c^为四个CM0S电平钟控信号 输出端，此单元为可控双输出自举电路产生四个钟控信号；禾口 —个基本自举电路单元，其输入端Vin为模拟电压信号输入端，其输出端VQ1为自举 电压输出端，此单元的功能是产生一个在c^零电平期间与输入电压Vin之差保持恒定且在 小2高电平期间为零伏的自举输出电压VQ1 ，包括 NMOS管、 NMOS管NM2 、 NMOS管NM3 、 NMOS管NM4 、 NMOS管NM5 、 NMOS管NM6和PMOS 管PM" PMOS管PM2、 PMOS管PM3、 PMOS管PM4，其中，PM2的漏极和NM4的源极与输入端Vin连 接，的栅极、顺6的栅极和PM2栅极与小2连接，的源极和NM6的源极与地连接，的 漏极与NM2的源极、NM2的漏极、NM3的源极、NM4的漏极、NM5的源极、PM2的源极连接，NM2的 栅极与的衬底、PMi的漏极、PM4的衬底、PM4的源极连接，NM3的栅极和PM3的栅极与小工3连接，NM3的漏极与PM3的漏极、PM4的栅极、NM5的漏极连接，PM3的源极与电源VDD连接，输 出VQ1与NM6的漏极、NM4的栅极、NM5的栅极、PM4的漏极连接；禾口 —个自举输出电压控制单元，其输入端Vu和V^为电压信号输入端，Vu和L来 自基本自举电路单元，其输出端V。2为自举电压输出端，此单元的功能是控制自举电压输出 V。2，包括 NM0S管NM7、NM0S管NM8、NM0S管NM9和PM0S管PM5、PM0S管PM6、PM0S管PM7、PM0S 管PMs，其中，Vn与漏极、顺2的源极、顺2的漏极、顺3的源极、顺5的源极、PM2的源极、顺4 的漏极、顺8的漏极、PMs的源极连接，Vi2与NM2的栅极、PMi的衬底、PMi的漏极、PM4的源极、 PM4的衬底、PM5的衬底、PM5的源极、PM6的衬底、PM7的衬底、PM8的衬底连接，NM7的源极与 地连接，NM7的栅极与小3连接，NM7的漏极与输出端V。2、PM5的漏极、PMe的栅极、PM7的栅极 连接，PM5的栅极与NM8的源极、PM7的源极、PM8的漏极连接，NM8的栅极和NM9的栅极与小4 连接，NM9的漏极与PM6的源极、PM7的漏极、PMs的栅极连接，NM9的源极与地连接。 所述时序控制电路单元为常规的时序控制电路。 所述自举输出电压V。2是可控的。 所述NM0S管顺2是用作电容，其沟道长度值为10iim士liim。 有益效果 本专利技术的一种可控双输出自举电路由一个时序控制电路单元、一个基本自举电路 单元和一个自举输出电压控制单元组成。与常规的自举电路相比，它具有以下特点 1.本专利技术电路中的基本自举电路单元中不再有与图1中M7相对应的管子，而是 自举输出电压VQ1节点直接与NM6的漏极连接。小2为零电平时，NMe完全截止，输出电压VQ1 节点处没有泄放电荷路径，VM建立稳定后基本保持恒定。当输入幅度为1V直流电压，在 20ns时间内，建立稳定以后，本专利技术电路的输出电压Vw幅度下降小于5iiV，其线性度提高 达20dB。因此，解决了传统自举电路自举输出电压随时间缓慢下降的问题。 2.本专利技术电路中的自举输出电压控制电路单元由NM0S管NM7、NM8、NM9和PM0S管 PM5、 PM6、 PM7、 PM8实现，以实现对自举输出电压V。2的控制。当MODE为零电平时，自举输出 电压V。2—直等于0V;当M0DE为高电平时，自举输出电压V。2等于自举输出电压V。p有效 地实现了可控双输出功能。 3.本专利技术电路应用于可变增益采样保持电路后，可使采样保持电路的增益具有可 编程的特点，增强了采样保持电路对数据采样的灵活性，也提高了高速高精度模数转换器 设计和应用的灵活性。附图说明 图1是常规自举电路的原理图； 图2是本专利技术具体实施的可控双输出自举电路的电路图； 图3是本专利技术电路中的时序控制电路单元的电路图； 图4(a)是本专利技术电路在MODE为零电平时的时序控制电路单元的输入输出时序示 意图； 图4 (b)是本专利技术电路在MODE为高电平时的时序控制电路单元的输入输出时序示 意图。具体实施例方式本专利技术的具体实施方式不仅限于下面的描述，现结合附图加以进一步说明。 本专利技术具体实施的可控双输出自举电路的电路图如图2所示。它由一个时序控制 电路单元、一个基本自举电路单元和一个自举输出电压控制单元组成，具体结构和连接关 系、作用关系与本说明书的
技术实现思路
部分相同，此处不再重复。 本专利技术电路具体实施的时序控制电路单元的电路图如图3所示。输入CMOS电平 时钟信号CK与PM31和NM31的栅极连接，CK经过PM31和NM31组成的反相器、PM^和NM32组成 的反相器、PM33和NM33组成的反相器后输出小2 ;CK经过PM31和NM31组成的反相器、PM32和 NM32组成的反相器、PM34和NM34组成的反相器、PM35和NM35组成的反相器后输出小工；CK经 过PM31和NM31组成的反相器、PM32和NM32组成的反相器、PM36、 PM37、 NM36和NM37组成的与非 门后输出小3;小3经过？138和顺38组成的反相器后输出小4。模式选择信号MODE与与非门中顺36和PM37的栅极连接。 本专利技术电路在模式选择信号M本文档来自技高网...

【技术保护点】
一种可控双输出自举电路，其特征在于，它含有：一个时序控制电路单元，其一个输入端ＣＫ为ＣＭＯＳ电平时钟信号输入端，另一个输入端ＭＯＤＥ为模式选择信号输入端，其输出端φ↓［１］、φ↓［２］、φ↓［３］和φ↓［４］为四个ＣＭＯＳ电平钟控信号输出端，此单元为可控双输出自举电路产生四个钟控信号；和一个基本自举电路单元，其输入端Ｖ↓［ｉｎ］为模拟电压信号输入端，其输出端Ｖ↓［Ｏ１］为自举电压输出端，此单元的功能是产生一个在φ↓［２］零电平期间与输入电压Ｖ↓［ｉｎ］之差保持恒定且在φ↓［２］、Ｐ↓［Ｍ５］的漏极、ＰＭ↓［６］的栅极、ＰＭ↓［７］的栅极连接，ＰＭ↓［５］的栅极与ＮＭ↓［８］的源极、ＰＭ↓［７］的源极、ＰＭ↓［８］的漏极连接，ＮＭ↓［８］的栅极和ＮＭ↓［９］的栅极与φ↓［４］连接，ＮＭ↓［９］的漏极与ＰＭ↓［６］的源极、ＰＭ↓［７］的漏极、ＰＭ↓［８］的栅极连接，ＮＭ↓［９］的源极与地连接。］高电平期间为零伏的自举输出电压Ｖ↓［Ｏ１］，包括：ＮＭＯＳ管ＮＭ↓［１］、ＮＭＯＳ管ＮＭ↓［２］、ＮＭＯＳ管ＮＭ↓［３］、ＮＭＯＳ管ＮＭ↓［４］、ＮＭＯＳ管ＮＭ↓［５］、ＮＭＯＳ管ＮＭ↓［６］和ＰＭＯＳ管ＰＭ↓［１］、ＰＭＯＳ管ＰＭ↓［２］、ＰＭＯＳ管ＰＭ↓［３］、ＰＭＯＳ管ＰＭ↓［４］，其中，ＰＭ↓［２］的漏极和ＮＭ↓［４］的源极与输入端Ｖ↓［ｉｎ］连接，ＮＭ↓［１］的栅极、ＮＭ↓［６］的栅极和ＰＭ↓［２］栅极与φ↓［２］连接，ＮＭ↓［１］的源极和ＮＭ↓［６］的源极与地连接，ＮＭ↓［１］的漏极与ＮＭ↓［２］的源极、ＮＭ↓［２］的漏极、ＮＭ↓［３］的源极、ＮＭ↓［４］的漏极、ＮＭ↓［５］的源极、ＰＭ↓［２］的源极连接，ＮＭ↓［２］的栅极与ＰＭ↓［１］的衬底、ＰＭ↓［１］的漏极、ＰＭ↓［４］的衬底、ＰＭ↓［４］的源极连接，ＮＭ↓［３］的栅极和ＰＭ↓［３］的栅极与φ↓［１］连接，ＮＭ↓［３］的漏极与ＰＭ↓［３］的漏极、ＰＭ↓［４］的栅极、ＮＭ↓［５］的漏极连接，ＰＭ↓［３］的源极与电源Ｖ↓［ＤＤ］连接，输出Ｖ↓［Ｏ１］与ＮＭ↓［６］的漏极、ＮＭ↓［４］的栅极、ＮＭ↓［５］的栅极、ＰＭ↓［４］的漏极连接；和一个自举输出电压控制单元，其输入端Ｖ↓［ｉ１］和Ｖ↓［ｉ２］为电压信号输入端，Ｖ↓［ｉ１］和Ｖ↓［ｉ２］来自基本自举电路单元，其输出端Ｖ↓［Ｏ２］为自举电压输出端，此单元的功能是控制自举电压输出Ｖ↓［Ｏ２］，包括：ＮＭＯＳ管ＮＭ...

【技术特征摘要】

【专利技术属性】
技术研发人员：刘涛，王育新，李儒章，李婷，王妍，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：85[中国|重庆]