扇出型封装体的制备方法技术

本公开涉及半导体技术领域的扇出型封装体的制备方法，该制备方法通过在支撑载板的上下表面形成相同的封装材料层(包括粘接层、重布线层和塑封层)，位于上表面的封装材料层产生的应力与位于下表面的封装材料层产生的应力方向相反且大小相近或者相等，二者相互抵消，有利于减少翘曲程度，甚至消除翘曲，进而提高了封装效率和良品率。高了封装效率和良品率。高了封装效率和良品率。

【技术实现步骤摘要】
扇出型封装体的制备方法


[0001]本公开涉及半导体
，尤其涉及一种扇出型封装体的制备方法。

技术介绍

[0002]随着半导体行业的快速发展，芯片尺寸越来越小，信号接点数越来越多，传统的封装已不能满足高接点数的需求。晶圆级扇出封装(Fan
‑
Out Wafer Level Package，FOWLP)技术是一种晶圆级加工的嵌入式芯片封装方法，具有输入/输出端口较多、集成灵活性较好等优点，被广泛应用于半导体行业中。
[0003]在晶圆级扇出型封装过程中，由于不同封装材料间热膨胀系数(Coefficient of Thermal Expansion，CTE)的不匹配，易导致晶圆发生翘曲(warpage)，进而影响封装效率和良品率。

技术实现思路

[0004]为了解决上述技术问题，本公开提供了一种扇出型封装体的制备方法。
[0005]本公开提供了一种扇出型封装体的制备方法，包括：
[0006]提供支撑载板；其中，所述支撑载板包括相对设置的第一表面和第二表面；
[0007]于所述第一表面形成第一粘接层，以及于所述第二表面形成第二粘接层；
[0008]于所述第一粘接层背离所述支撑载板的一侧形成第一重布线层，以及于所述第二粘接层背离所述支撑载板的一侧形成第二重布线层；
[0009]提供半导体器件，并将所述半导体器件的有源面附接至所述第一重布线层和/或所述第二重布线层；
[0010]形成塑封层；所述塑封层包覆所述半导体器件，还覆盖所述第一重布线层背离所述第一粘接层的一侧表面和所述第二重布线层背离所述第二粘接层的一侧表面中未被所述半导体器件覆盖的表面。
[0011]可选地，所述第一重布线层包括至少一金属膜层和至少一绝缘层；所述第二重布线层包括至少一金属膜层和至少一绝缘层；所述于所述第一粘接层背离所述支撑载板的一侧形成第一重布线层，以及于所述第二粘接层背离所述支撑载板的一侧形成第二重布线层，包括：
[0012]于所述第一粘接层背离所述支撑载板的一侧和所述第二粘接层背离所述支撑载板的一侧依次交替形成一所述金属膜层和绝缘层，直至于所述第一粘接层背离所述支撑载板的一侧形成所述第一重布线层的所有金属膜层和绝缘层，以及于所述第二粘接层背离所述支撑载板的一侧形成所述第二重布线层的所有金属膜层和绝缘层。
[0013]可选地，所述于所述第一表面形成第一粘接层，以及于所述第二表面形成第二粘接层，包括：
[0014]采用贴膜工艺形成所述粘接层；
[0015]或者，
[0016]采用涂胶工艺形成所述粘接层；
[0017]对由涂胶工艺形成的所述粘接层进行烘烤。
[0018]可选地，所述将所述半导体器件的有源面附接至所述第一重布线层和/或所述第二重布线层，包括：
[0019]将所述半导体器件的有源面附接至所述第一重布线层背离所述第一粘接层的一侧表面和所述第二重布线层背离所述第二粘接层的一侧表面；
[0020]其中，沿所述支撑载板的厚度方向，附接至所述第一重布线层的半导体器件的投影与附接至所述第二重布线层的半导体器件的投影相重叠。
[0021]可选地，所述将所述半导体器件的有源面附接至所述第一重布线层和/或所述第二重布线层，包括：
[0022]于所述第一重布线层背离所述第一粘接层的一侧表面附接半导体器件的有源面；
[0023]于所述第二重布线层表面背离所述第二粘接层的一侧表面附接应力平衡器件；
[0024]其中，沿所述支撑载板的厚度方向，所述半导体器件的投影与所述应力平衡器件的投影相重叠。
[0025]可选地，所述形成塑封层，包括：
[0026]采用模压成型或流动成型工艺形成塑封层。
[0027]可选地，所述制备方法还包括：
[0028]于所述塑封层背离所述支撑载板的一侧表面形成凹槽；所述凹槽用于释放应力。
[0029]可选地，所述于所述塑封层背离所述支撑载板的一侧表面形成凹槽，包括：
[0030]于相邻两个所述半导体器件之间的所述塑封层背离所述支撑载板的一侧表面形成所述凹槽。
[0031]可选地，所述于相邻两个所述半导体器件之间的所述塑封层背离所述支撑载板的一侧表面形成所述凹槽，包括：
[0032]沿所述塑封层的厚度方向，所述凹槽的深度小于或等于所述塑封层的1/2厚度。
[0033]可选地，所述形成塑封层之后，所述制备方法还包括：
[0034]采用热解键、激光解键或机械解键方式中的一种移除所述支撑载板和粘接层。
[0035]本公开提供的技术方案与现有技术相比具有如下优点：
[0036]本公开提供的扇出型封装体的制备方法，包括：提供支撑载板；其中，支撑载板包括相对设置的第一表面和第二表面；于第一表面形成第一粘接层，以及于第二表面形成第二粘接层；于第一粘接层背离支撑载板的一侧形成第一重布线层，以及于第二粘接层背离支撑载板的一侧形成第二重布线层；提供半导体器件，并将半导体器件的有源面附接至第一重布线层和/或第二重布线层；形成塑封层；塑封层包覆半导体器件，还覆盖第一重布线层背离第一粘接层的一侧表面和第二重布线层背离第二粘接层的一侧表面中未被半导体器件覆盖的表面。由此，利用双面封装的方式，在支撑载板的上下表面同时形成相同的封装材料层(包括粘接层、重布线层和塑封层)，位于上表面的封装材料层产生的应力与位于下表面的封装材料层产生的应力方向相反且大小相近或者相等，二者相互抵消，有利于减少翘曲程度，甚至消除翘曲，进而提高了封装效率和良品率。
附图说明
[0037]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
[0038]为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0039]图1为本公开实施例提供的一种扇出型封装体的制备方法的流程示意图；
[0040]图2为本公开实施例提供的一种扇出型封装体的制备方法中各步骤的结构示意图；
[0041]图3为本公开实施例提供的另一种扇出型封装体的制备方法中各步骤的结构示意图；
[0042]图4
‑
5为本公开实施例提供的减小翘曲的原理示意图；
[0043]图6为本公开实施例提供的一种扇出型封装体的结构示意图；
[0044]图7为本公开实施例提供的另一种扇出型封装体的结构示意图；
[0045]图8为本公开实施例提供的又一种扇出型封装体的结构示意图。其中，1、支撑载板；11、第一表面；12、第二表面；2、粘接层；21、第一粘接层；22第二粘接层；3、半导体器件；4、塑封层；5、重布线层；51、第一重布线层；52、第二重布线层；6、连接结构；7、应力平衡本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种扇出型封装体的制备方法，其特征在于，包括：提供支撑载板；其中，所述支撑载板包括相对设置的第一表面和第二表面；于所述支撑载板的第一表面形成第一粘接层，以及于所述支撑载板的第二表面形成第二粘接层；于所述第一粘接层背离所述支撑载板的一侧形成第一重布线层，以及于所述第二粘接层背离所述支撑载板的一侧形成第二重布线层；提供半导体器件，并将所述半导体器件的有源面附接至所述第一重布线层和/或所述第二重布线层；形成塑封层；所述塑封层包覆所述半导体器件，还覆盖所述第一重布线层背离所述第一粘接层的一侧表面和所述第二重布线层背离所述第二粘接层的一侧表面中未被所述半导体器件覆盖的表面。2.根据权利要求1所述的制备方法，其特征在于，所述第一重布线层包括至少一金属膜层和至少一绝缘层；所述第二重布线层包括至少一金属膜层和至少一绝缘层；所述于所述第一粘接层背离所述支撑载板的一侧形成第一重布线层，以及于所述第二粘接层背离所述支撑载板的一侧形成第二重布线层，包括：于所述第一粘接层背离所述支撑载板的一侧和所述第二粘接层背离所述支撑载板的一侧依次交替形成一所述金属膜层和一所述绝缘层，直至于所述第一粘接层背离所述支撑载板的一侧形成所述第一重布线层的所有金属膜层和所有绝缘层，以及于所述第二粘接层背离所述支撑载板的一侧形成所述第二重布线层的所有金属膜层和所有绝缘层。3.根据权利要求1所述的制备方法，其特征在于，所述于所述第一表面形成第一粘接层，以及于所述第二表面形成第二粘接层，包括：采用贴膜工艺形成所述粘接层；或者，采用涂胶工艺形成所述粘接层；对由涂胶工艺形成的所述粘接层进行烘烤粘接层。4.根据权利要求1所述的制备方法，其特征在于，所述将所述半导体器件的有源面附接至所述第一重布线层...

【专利技术属性】
技术研发人员：李文启，
申请(专利权)人：上海易卜半导体有限公司，
类型：发明
国别省市：