芯片封装体及制备方法技术

本公开涉及半导体领域的芯片封装体及制备方法，该制备方法包括：提供第一支撑载板，于第一支撑载板的一侧表面形成第一导电凸块和互连器件；互连器件具有相对的有源面和无源面，互连器件的无源面与第一支撑载板附接，互连器件的有源面包括第二导电凸块；提供至少两个芯片，并将每个芯片的有源面分别与第一导电凸块和第二导电凸块连接。由此，芯片可通过第一导电凸块实现与外部器件的电连接，芯片还可通过第二导电凸块实现芯片间的电连接，不需要设置中介层和硅通孔，有利于降低制作成本，简化了芯片集成化封装工艺。化了芯片集成化封装工艺。化了芯片集成化封装工艺。

【技术实现步骤摘要】
芯片封装体及制备方法


[0001]本公开涉及半导体
，尤其涉及一种芯片封装体及制备方法。

技术介绍

[0002]随着集成电路工艺技术的发展，2.5D和3D系统级封装(System in Package，SiP)技术日益成熟，可集成多颗芯片进行封装。在相关技术中，通常将芯片放置在具有硅通孔的中介层的顶部，芯片通过重布线层与硅通孔连接；中介层由硅和有机材料制成，通过硅通孔连接中介层的上下层。但由于中介层的面积普遍较大，且硅通孔制作过程比较复杂，从而导致成本增加。

技术实现思路

[0003]为了解决上述技术问题或者至少部分地解决上述技术问题，本公开提供了一种芯片封装体及制备方法。
[0004]第一方面，本公开提供了一种芯片封装体的制备方法，包括：
[0005]提供第一支撑载板，于所述第一支撑载板的一侧表面形成第一导电凸块和互连器件；其中，所述互连器件具有相对的有源面和无源面，所述互连器件的无源面与所述第一支撑载板附接，所述互连器件的有源面包括第二导电凸块；
[0006]提供至少两个芯片，并将每个所述芯片的有源面分别与所述第一导电凸块和所述第二导电凸块连接。
[0007]可选地，所述于所述第一支撑载板的一侧表面形成第一导电凸块和互连器件，包括：
[0008]于所述第一支撑载板的一侧表面形成晶种层；
[0009]于所述晶种层背离所述第一支撑载板的一侧表面形成具有通孔图案的光刻胶层；其中，所述通孔图案包括贯穿所述光刻胶层的通孔；
[0010]于所述通孔中形成所述第一导电凸块；
[0011]移除所述光刻胶层；
[0012]提供具有第二导电凸块的所述互连器件，并将所互连器件的无源面附接于所述晶种层背离所述第一支撑载板的一侧表面。
[0013]可选地，所述于所述第一支撑载板的一侧表面形成第一导电凸块和互连器件，包括：
[0014]于所述第一支撑载板的一侧表面附接所述互连器件的无源面；
[0015]于所述第一支撑载板朝向所述互连器件的一侧表面形成晶种层；其中，所述晶种层覆盖所述第一支撑载板朝向所述互连器件的一侧表面、所述互连器件的有源面以及所述互连器件的环周表面；
[0016]于所述晶种层背离所述第一支撑载板的一侧表面形成第一导电凸块，以及于所述晶种层背离所述互连器件的一侧表面形成第二导电凸块。
[0017]可选地，所述将每个所述芯片的有源面分别与所述第一导电凸块和所述第二导电凸块连接之前，所述制备方法还包括：
[0018]移除所述晶种层。
[0019]可选地，所述将每个所述芯片的有源面分别与所述第一导电凸块和所述第二导电凸块连接之前，所述制备方法还包括：
[0020]提供第二支撑载板，将所述至少两个芯片的无源面附接于所述第二支撑载板的一侧表面。
[0021]可选地，所述制备方法还包括：
[0022]于所述第一支撑载板和所述第二支撑载板之间形成塑封层；其中，所述塑封层完全包覆所述互连器件、所述第一导电凸块、所述第二导电凸块和所述芯片。
[0023]可选地，所述制备方法还包括：
[0024]于所述第一导电凸块背离所述芯片的一侧形成第三导电凸块；所述第三导电凸块与所述第一导电凸块连接，所述第三导电凸块用于连接外部器件。
[0025]可选地，所述于所述第一导电凸块背离所述芯片的一侧形成第三导电凸块之前，所述制备方法还包括：
[0026]于所述第一导电凸块背离所述芯片的一侧形成重布线层；所述重布线层位于所述第一导电凸块和所述第三导电凸块之间，所述第一导电凸块通过所述重布线层与第三导电凸块连接。
[0027]第二方面，本公开还提供了一种芯片封装体，采用上述任一种制备方法来制备所述芯片封装体；所述芯片封装体包括：第一导电凸块、互连器件和至少两个芯片；
[0028]所述互连器件具有相对的有源面和无源面，所述互连器件的有源面包括第二导电凸块；每个所述芯片的有源面分别与所述第一导电凸块和所述第二导电凸块连接。
[0029]可选地，所述芯片封装体还包括：塑封层；
[0030]所述塑封层完全包覆所述互连器件、所述第一导电凸块、所述第二导电凸块和所述芯片；所述第一导电凸块于所述塑封层背离所述芯片的一侧暴露。
[0031]本公开提供的技术方案与现有技术相比具有如下优点：
[0032]本公开提供的芯片封装体及制备方法，该制备方法包括：提供第一支撑载板，于第一支撑载板的一侧表面形成第一导电凸块和互连器件；其中，互连器件具有相对的有源面和无源面，互连器件的无源面与第一支撑载板附接，互连器件的有源面包括第二导电凸块；提供至少两个芯片，并将每个芯片的有源面分别与第一导电凸块和第二导电凸块连接。由此，在第一支撑载板的一侧表面形成第一导电凸块和具有第二导电凸块的互连器件，每个芯片的有源面分别与第一导电凸块和第二导电凸块连接后，芯片可通过第一导电凸块实现与外部器件的电连接，芯片还可通过第二导电凸块实现芯片间的电连接，不需要设置中介层和硅通孔，有利于降低制作成本，同时简化了芯片集成化封装工艺。
附图说明
[0033]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
[0034]为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现
有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0035]图1为本公开实施例提供的一种芯片封装体的制备方法的流程示意图；
[0036]图2为图1示出的芯片封装体的制备方法中，S110的一种细化流程示意图；
[0037]图3为图1示出的芯片封装体的制备方法中，S110的另一种细化流程示意图；
[0038]图4～图17为本公开实施例提供的芯片封装体的制备方法中各主要工艺步骤所对应的结构示意图。
具体实施方式
[0039]为了能够更清楚地理解本公开的上述目的、特征和优点，下面将对本公开的方案进行进一步描述。需要说明的是，在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合。
[0040]在下面的描述中阐述了很多具体细节以便于充分理解本公开，但本公开还可以采用其他不同于在此描述的方式来实施；显然，说明书中的实施例只是本公开的一部分实施例，而不是全部的实施例。
[0041]为解决
技术介绍
部分提出的技术问题，本公开实施例提供了芯片封装体及制备方法，该制备方法包括：提供第一支撑载板，于第一支撑载板的一侧表面形成第一导电凸块和互连器件；其中，互连器件具有相对的有源面和无源面，互连器件的无源面与第一支撑载板附接，互连器件的有源面包括第二导电凸块；提供至少两个芯片，并将每个芯片的有源面分别与第一导电凸块和第二导电凸块连接。由此，在第一支撑载板的一侧表面形成第一导电凸块和具有第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装体的制备方法，其特征在于，包括：提供第一支撑载板，于所述第一支撑载板的一侧表面形成第一导电凸块和互连器件；其中，所述互连器件具有相对的有源面和无源面，所述互连器件的无源面与所述第一支撑载板附接，所述互连器件的有源面包括第二导电凸块；提供至少两个芯片，并将每个所述芯片的有源面分别与所述第一导电凸块和所述第二导电凸块连接。2.根据权利要求1所述的制备方法，其特征在于，所述于所述第一支撑载板的一侧表面形成第一导电凸块和互连器件，包括：于所述第一支撑载板的一侧表面形成晶种层；于所述晶种层背离所述第一支撑载板的一侧表面形成具有通孔图案的光刻胶层；其中，所述通孔图案包括贯穿所述光刻胶层的通孔；于所述通孔中形成所述第一导电凸块；移除所述光刻胶层；提供具有第二导电凸块的所述互连器件，并将所互连器件的无源面附接于所述晶种层背离所述第一支撑载板的一侧表面。3.根据权利要求1所述的制备方法，其特征在于，所述于所述第一支撑载板的一侧表面形成第一导电凸块和互连器件，包括：于所述第一支撑载板的一侧表面附接所述互连器件的无源面；于所述第一支撑载板朝向所述互连器件的一侧表面形成晶种层；其中，所述晶种层覆盖所述第一支撑载板朝向所述互连器件的一侧表面、所述互连器件的有源面以及所述互连器件的环周表面；于所述晶种层背离所述第一支撑载板的一侧表面形成第一导电凸块，以及于所述晶种层背离所述互连器件的一侧表面形成第二导电凸块。4.根据权利要求3所述的制备方法，其特征在于，所述将每个所述芯片的有源面分别与所述第一导电凸块和所述第二导电凸块连接之前，所述制备方法还包括：移除所述晶种层。5.根据权利要求1
‑
...

【专利技术属性】
技术研发人员：黎明，张纪阔，张焜，
申请(专利权)人：上海易卜半导体有限公司，
类型：发明
国别省市：