电子器件及其封装方法技术

本申请公开了一种电子器件及其封装方法，该封装方法包括：提供引线框架和片式铜箔，其中，所述引线框架上具有阵列排布的多个芯片，所述片式铜箔包括连接框、连接筋和阵列排布的多个铜箔，每个所述铜箔均通过至少一根所述连接筋连接至所述连接框，多个所述铜箔与多个所述芯片位置对应；将所述片式铜箔安装至所述引线框架上，使多个所述铜箔分别与多个所述芯片和所述引线框架结合；对所述引线框架进行塑封处理；对所述引线框架进行切筋处理，同时切断每个所述铜箔与所述连接框之间的所述连接筋。根据本申请的电子器件及其封装方法，可以有效降低成本，提升生产效率。提升生产效率。提升生产效率。

【技术实现步骤摘要】
电子器件及其封装方法


[0001]本申请涉及半导体
，具体而言涉及一种电子器件及其封装方法。

技术介绍

[0002]目前，部分电子器件(诸如MOS器件)在封装时，需要使用铜箔来连接芯片和引线框架。铜箔的来料通常为卷料，封装前需要通过专用的切断设备和模具将该卷料切成单颗的铜箔，封装时需要通过专用的吸取治具将单颗的铜箔一个个地吸取并放置到芯片和引线框架上。
[0003]然而，专用的切断模具无法通用不同样式的铜箔，对于新产品需要重新制作专用的切断模具，成本较高，且生产效率较低。
[0004]因此需要进行改进，以至少部分地解决上述问题。

技术实现思路

[0005]在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0006]为了至少部分地解决上述问题，根据本专利技术的第一方面，提供了一种电子器件的封装方法，其包括：
[0007]提供引线框架和片式铜箔，其中，所述引线框架上具有阵列排布的多个芯片，所述片式铜箔包括连接框、连接筋和阵列排布的多个铜箔，每个所述铜箔均通过至少一根所述连接筋连接至所述连接框，多个所述铜箔与多个所述芯片位置对应；
[0008]将所述片式铜箔安装至所述引线框架上，使多个所述铜箔分别与多个所述芯片和所述引线框架结合；
[0009]对所述引线框架进行塑封处理；
[0010]对所述引线框架进行切筋处理，同时切断每个所述铜箔与所述连接框之间的所述连接筋。
[0011]示例性地，所述连接框上设置有多个定位孔，所述引线框架上设置有与多个所述定位孔对应的定位柱。
[0012]示例性地，所述连接框包括第一条带、第二条带和至少一个第三条带；
[0013]所述第一条带平行于所述第二条带，所述第三条带位于所述第一条带和所述第二条带之间且垂直于所述第一条带和所述第二条带，所述第三条带的两端分别连接于所述第一条带和所述第二条带；
[0014]所述第一条带和所述第二条带上均设置有至少一个所述定位孔，每个所述铜箔均通过至少一根所述连接筋连接至所述第三条带。
[0015]示例性地，所述将所述片式铜箔安装至所述引线框架上，使多个所述铜箔分别与多个所述芯片和所述引线框架结合包括：
[0016]在所述引线框架和多个所述芯片上涂覆焊料；
[0017]将所述片式铜箔通过所述定位孔和所述定位柱安装至所述引线框架上，使多个所述铜箔分别与所述引线框架上的所述焊料和多个所述芯片上的所述焊料接触；
[0018]加热所述焊料，使多个所述铜箔分别与多个所述芯片和所述引线框架形成焊接连接；
[0019]对所述引线框架进行等离子体清洗。
[0020]示例性地，所述芯片为MOS芯片，所述MOS芯片的漏极与所述引线框架上的漏极引脚连接，所述铜箔连接所述MOS芯片的源极和所述引线框架上的源极引脚。
[0021]示例性地，所述将所述片式铜箔安装至所述引线框架上，使多个所述铜箔分别与多个所述芯片和所述引线框架结合还包括：
[0022]使用引线连接所述MOS芯片的栅极和所述引线框架上的栅极引脚。
[0023]示例性地，所述连接框、所述连接筋和多个所述铜箔一体成型。
[0024]示例性地，对所述引线框架进行塑封处理包括：
[0025]将所述引线框架放置于塑封模具中，使用塑封料对所述引线框架进行塑封；
[0026]对塑封后的所述引线框架进行烘烤，使所述塑封料固化。
[0027]示例性地，所述对所述引线框架进行塑封处理之后还包括：
[0028]对塑封处理后的所述引线框架进行电镀。
[0029]根据本专利技术的第二方面，提供了一种电子器件，其通过如上所述的封装方法形成。
[0030]根据本专利技术的电子器件及其封装方法，片式铜箔可以整体安装到具有芯片的引线框架上进行封装，无需使用专用的切断工具进行切断，可以有效降低成本，提升生产效率。且片式铜箔中的连接框可以通过连接筋连接不同样式的铜箔，从而具有较强的通用性。
附图说明
[0031]本申请的下列附图在此作为本申请的一部分用于理解本申请。附图中示出了本申请的实施例及其描述，用来解释本申请的装置及原理。在附图中，
[0032]图1为根据本申请一实施例的电子器件的封装方法的流程示意图；
[0033]图2为本申请一实施例的电子器件中的片式铜箔安装到引线框架时的结构示意图。
[0034]附图标记说明：
[0035]100
‑
引线框架，110
‑
框架本体，111
‑
定位柱，112
‑
引脚，120
‑
芯片；
[0036]200
‑
片式铜箔，210
‑
连接框，211
‑
第一条带，212
‑
第二条带，213
‑
第三条带，220
‑
铜箔，230
‑
连接筋。
具体实施方式
[0037]在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述。
[0038]应当理解的是，本申请能够以不同形式实施，而不应当解释为局限于这里提出的
实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本申请的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0039]应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0040]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。
[0041]在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子器件的封装方法，其特征在于，包括：提供引线框架和片式铜箔，其中，所述引线框架上具有阵列排布的多个芯片，所述片式铜箔包括连接框、连接筋和阵列排布的多个铜箔，每个所述铜箔均通过至少一根所述连接筋连接至所述连接框，多个所述铜箔与多个所述芯片位置对应；将所述片式铜箔安装至所述引线框架上，使多个所述铜箔分别与多个所述芯片和所述引线框架结合；对所述引线框架进行塑封处理；对所述引线框架进行切筋处理，同时切断每个所述铜箔与所述连接框之间的所述连接筋。2.根据权利要求1所述的封装方法，其特征在于，所述连接框上设置有多个定位孔，所述引线框架上设置有与多个所述定位孔对应的定位柱。3.根据权利要求2所述的封装方法，其特征在于，所述连接框包括第一条带、第二条带和至少一个第三条带；所述第一条带平行于所述第二条带，所述第三条带位于所述第一条带和所述第二条带之间且垂直于所述第一条带和所述第二条带，所述第三条带的两端分别连接于所述第一条带和所述第二条带；所述第一条带和所述第二条带上均设置有至少一个所述定位孔，每个所述铜箔均通过至少一根所述连接筋连接至所述第三条带。4.根据权利要求2或3所述的封装方法，其特征在于，所述将所述片式铜箔安装至所述引线框架上，使多个所述铜箔分别与多个所述芯片和所述引线框架结合包括：在所述引线框架和多个所述芯片上涂覆焊料；将所述片式铜箔通...

【专利技术属性】
技术研发人员：李政，
申请(专利权)人：吉光半导体绍兴有限公司，
类型：发明
国别省市：