半导体器件的互联方法及互联半导体器件技术

本公开涉及半导体器件的互联方法及互联半导体器件，该互联方法包括：在第一半导体器件的第一联接面形成金属层，在第二半导体器件的第二联接面形成氧化层，第一联接面包括第一联接点，第二联接面包括第二联接点；将第一联接点和第二联接点相互对准且一一对应，将金属层和氧化层压合；在目标条件下金属层和氧化层发生反应形成粘结层；在粘结层中，第一区域、第二区域和第三区域为导电区域，第四区域为不导电粘合区域。由此，在第一联接点和第二联接点存在对准错位的情况下，利用第二区域和第三区域增加了两个联接点之间的有效导电面积，利用第四区域增强了粘合效果，从而提高了互联可靠性；该互联方法允许存在对准误差，提升了良率和降低了成本。和降低了成本。和降低了成本。

【技术实现步骤摘要】
半导体器件的互联方法及互联半导体器件


[0001]本公开涉及半导体
，尤其涉及一种半导体器件的互联方法及互联半导体器件。

技术介绍

[0002]近期人工智能应用对高速计算提出更高的要求，由于摩尔定律已经接近极限，计算能力的提升更加依赖于多芯片的系统集成技术，而高密度互联则是多芯片系统集成技术的关键所在。
[0003]目前业界能够达到最大密度(最小间距)的芯片互联方法是混合键合(Hybrid Bonding，HB)，该技术用于实现两个晶圆(或者两个芯片)之间的输入/输出(Input/Output，I/O)互联，其互联密度可达到1微米的间距；由于间距极小，在制作过程中，对两个晶圆(或者两个芯片)之间的对准要求极高，不但造成制造设备的价格急剧上升，并且导致制造工艺上的很多困难，例如对准不够精确导致的良率损失，精确对准所需时间太长等等；实际上即使使用高精度设备，也很难避免两个晶圆(或者两个芯片)在联接过程中互相错位，I/O无法准确对接，造成断路失效，从而严重影响产品良率并导致成本上升。即使在联接过程中联接点之间可以准确对接，也经常因为两个对接表面的粘合力不足而造成失效。

技术实现思路

[0004]为了改善并解决上述技术问题，本公开提供了一种半导体器件的互联方法及互联半导体器件。
[0005]第一方面，本公开提供了一种半导体器件的互联方法，包括：
[0006]在第一半导体器件的第一联接面形成金属层，在第二半导体器件的第二联接面形成氧化层；其中，所述第一联接面包括第一联接点，第二联接面包括第二联接点；
[0007]将所述第一联接点和所述第二联接点进行相互对准，并将所述金属层和所述氧化层压合；其中，在联接点区域，所述第一联接点与所述第二联接点至少部分交叠，且一一对应；
[0008]在目标条件下所述金属层和所述氧化层发生反应形成粘结层；
[0009]在所述粘结层中，在以下三个区域形成导电区域：所述第一联接点和所述第二联接点存在交叠的第一区域、仅第一联接点覆盖的第二区域和仅第二联接点覆盖的第三区域；在无联接点覆盖的第四区域形成不导电粘合区域。
[0010]可选地，在所述将所述第一联接点和所述第二联接点进行相互对准，并将所述金属层和所述氧化层压合之前，所述互联方法还包括：
[0011]去除所述第二联接点对应的区域内的氧化层，以暴露所述第二联接点。
[0012]可选地，所述互联方法还包括：
[0013]对所述第一联接面和所述第二联接面进行磨平处理。
[0014]可选地，所述第一半导体器件和所述第二半导体器件为晶圆和芯片中的一种。
[0015]可选地，所述在第一半导体器件的第一联接面形成金属层，包括：
[0016]在所述第一联接面上溅射目标金属以形成所述金属层。
[0017]可选地，所述目标金属包括铝、铜、锌、锡、镍、铁和银中的至少一种。
[0018]可选地，所述在第二半导体器件的第二联接面形成氧化层，包括：
[0019]在所述第二联接面上沉积目标氧化剂以形成所述氧化层。
[0020]可选地，所述目标氧化剂包括过氧化氢、高锰酸钾、高氯酸钾、碘和溴中的至少一种。
[0021]可选地，所述目标条件包括加压、加热和提供目标气体中的至少一种。
[0022]可选地，所述目标气体包括氧气、氯气和氟气中的一种。
[0023]第二方面，本公开还提供了一种互联半导体器件，包括：
[0024]第一半导体器件，包括第一联接点；
[0025]第二半导体器件，包括第二联接点；所述第二联接点与所述第一联接点至少部分交叠，且一一对应互联；
[0026]粘结层，位于所述第一半导体器件和所述第二半导体器件之间；所述粘结层中，在以下三个区域形成导电区域：所述第一联接点和所述第二联接点存在交叠的第一区域、仅第一联接点覆盖的第二区域和仅第二联接点覆盖的第三区域；在无联接点覆盖的第四区域形成不导电粘合区域。
[0027]本公开提供的技术方案与现有技术相比具有如下优点：
[0028]本公开提供的一种半导体器件的互联方法及互联半导体器件，该互联方法包括：在第一半导体器件的第一联接面形成金属层，在第二半导体器件的第二联接面形成氧化层；其中，第一联接面包括第一联接点，第二联接面包括第二联接点；将所述第一联接点和所述第二联接点进行相互对准，并将所述金属层和所述氧化层压合；其中，在联接点区域，所述第一联接点与所述第二联接点至少部分交叠，且一一对应；在目标条件下金属层和氧化层发生反应形成粘结层；在粘结层中，在以下三个区域形成导电区域：第一联接点和第二联接点存在交叠的第一区域、仅第一联接点覆盖的第二区域和仅第二联接点覆盖的第三区域；在无联接点覆盖的第四区域形成不导电粘合区域。由此，在第一联接点和第二联接点之间存在对准错位(没有精确对准)的情况下，利用第二区域和第三区域增加了在第一联接点和第二联接点之间的有效导电面积，由此降低了两个联接点之间发生断路的概率，从而提高了互联可靠性；同时，第四区域为第一联接面和第二联接面提供了可靠的粘合区域，增强了粘合效果，实现了第一联接面和第二联接面的可靠粘结，进一步增加了半导体器件之间的互联可靠性；利用该互联方法进行批量生产时，可以允许两个互联半导体器件之间有一定的对准误差，提高了容错率和减少了断路失效，从而提升了良率和降低了成本。
附图说明
[0029]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
[0030]为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0031]图1为本公开实施例提供的一种半导体器件的互联方法的流程示意图；
[0032]图2为图1示出的半导体器件的互联方法中各步骤对应的结构示意图；
[0033]图3为图2中A
‑
A的剖面图；
[0034]图4为本公开实施例提供的另一种半导体器件的互联方法的流程示意图；
[0035]图5为图4示出的半导体器件的互联方法中各步骤对应的结构示意图；
[0036]图6为图5中B
‑
B的剖面图；
[0037]图7为本公开实施例提供的又一种半导体器件的互联方法的流程示意图；
[0038]图8为本公开实施例提供的又一种半导体器件的互联方法的流程示意图；
[0039]图9为图1示出的半导体器件的互联方法中，S110的一种细化流程示意图。
具体实施方式
[0040]为了能够更清楚地理解本公开的上述目的、特征和优点，下面将对本公开的方案进行进一步描述。需要说明的是，在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合。
[0041]在下面的描述中阐本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的互联方法，其特征在于，包括：在第一半导体器件的第一联接面形成金属层，在第二半导体器件的第二联接面形成氧化层；其中，所述第一联接面包括第一联接点，第二联接面包括第二联接点；将所述第一联接点和所述第二联接点进行相互对准，并将所述金属层和所述氧化层压合；其中，在联接点区域，所述第一联接点与所述第二联接点至少部分交叠，且一一对应；在目标条件下所述金属层和所述氧化层发生反应形成粘结层；在所述粘结层中，在以下三个区域形成导电区域：所述第一联接点和所述第二联接点存在交叠的第一区域、仅第一联接点覆盖的第二区域和仅第二联接点覆盖的第三区域；在无联接点覆盖的第四区域形成不导电粘合区域。2.根据权利要求1所述的互联方法，其特征在于，在所述将所述第一联接点和所述第二联接点进行相互对准，并将所述金属层和所述氧化层压合之前，所述互联方法还包括：去除所述第二联接点对应的区域内的氧化层，以暴露所述第二联接点。3.根据权利要求1所述的互联方法，其特征在于，还包括：对所述第一联接面和所述第二联接面进行磨平处理。4.根据权利要求1所述的互联方法，其特征在于，所述第一半导体器件和所述第二半导体器件为晶圆和芯片中的一种。5.根据权利要求1
‑
4任一项所述的互联方法，其特征在于，所述在第一...

【专利技术属性】
技术研发人员：郭一凡，
申请(专利权)人：上海易卜半导体有限公司，
类型：发明
国别省市：