半导体封装以及包括半导体封装的电子设备制造技术

公开了一种半导体封装，包括：封装衬底，具有在封装衬底的顶表面处的第一安装区域和第二安装区域；第一半导体芯片，设置在第一安装区域上；第二半导体芯片，设置在第二安装区域上；中介层衬底，设置在第二安装区域上，并覆盖第二半导体芯片；多个导电连接器，从中介层衬底的底表面延伸到封装衬底的顶表面，并与第二半导体芯片横向地间隔开；以及第三半导体芯片，在中介层衬底的顶表面上。第一半导体芯片的顶表面与封装衬底的顶表面之间的第一距离大于中介层衬底的顶表面与封装衬底的顶表面之间的第二距离。之间的第二距离。之间的第二距离。

【技术实现步骤摘要】
半导体封装以及包括半导体封装的电子设备
[0001]相关申请的交叉引用
[0002]本申请基于并要求于2022年4月27日向韩国知识产权局提交的韩国专利申请No.10
‑
2022
‑
0052231的优先权，该申请的公开通过引用整体合并于此。


[0003]本专利技术构思涉及一种半导体封装以及包括该半导体封装的电子设备，并且更具体地，涉及一种包括多个半导体芯片的半导体封装以及包括该半导体封装的电子设备。

技术介绍

[0004]由于电子工业的快速发展和用户的需求，电子设备正在变得更小且更轻、具有更多功能、且具有更高的容量。因此，存在对包括多个半导体芯片的半导体封装的需求。例如，可以使用将各种类型的半导体芯片并排安装在一个封装衬底上或者将半导体芯片或封装堆叠在一个封装衬底上的方法。

技术实现思路

[0005]本专利技术构思提供了一种包括多个半导体芯片的半导体封装。
[0006]本专利技术构思还提供了一种包括该半导体封装的电子设备。
[0007]根据本专利技术构思的一方面，一种半导体封装包括：封装衬底，包括在该封装衬底的顶表面处的第一安装区域和第二安装区域；第一半导体芯片，设置在封装衬底的第一安装区域上；第二半导体芯片，设置在封装衬底的第二安装区域上；中介层衬底，设置在封装衬底的第二安装区域上，并覆盖第二半导体芯片；多个导电连接器，从中介层衬底的底表面延伸到封装衬底的顶表面，并与第二半导体芯片横向地间隔开；以及第三半导体芯片，在中介层衬底的顶表面上。第一半导体芯片的顶表面与封装衬底的顶表面之间的第一距离大于中介层衬底的顶表面与封装衬底的顶表面之间的第二距离。
[0008]根据本专利技术构思的一方面，一种半导体封装包括：封装衬底，包括第一安装区域和第二安装区域；第一半导体芯片，设置在封装衬底的第一安装区域上；多个第一芯片连接凸块，布置在第一半导体芯片与封装衬底之间；第二半导体芯片，设置在封装衬底的第二安装区域上；多个第二芯片连接凸块，布置在第二半导体芯片与封装衬底之间；中介层衬底，设置在封装衬底的第二安装区域上，并覆盖第二半导体芯片；第一无源器件，设置在封装衬底的第二安装区域上；第二无源器件，附接到中介层衬底的底表面，并与封装衬底间隔开；多个导电连接器，从中介层衬底的底表面延伸到封装衬底的顶表面，并与第二半导体芯片横向地间隔开；第三半导体芯片，在中介层衬底上；第三无源器件，附接到封装衬底的底表面；以及外部连接端子，附接到封装衬底的底表面。中介层衬底的顶表面与封装衬底的顶表面之间的距离为200μm或更小。第一半导体芯片的顶表面与封装衬底的顶表面之间的距离选自200μm至1000μm的范围。第三无源器件从封装衬底的底表面向下测量的高度小于外部连接端子从封装衬底的底表面向下测量的高度。
[0009]根据本专利技术构思的一方面，一种电子设备包括：封装衬底，包括第一安装区域和第二安装区域；第一半导体芯片，设置在封装衬底的第一安装区域上；第二半导体芯片，设置在封装衬底的第二安装区域上；中介层衬底，设置在封装衬底的第二安装区域上，并覆盖第二半导体芯片；多个导电连接器，从中介层衬底的底表面延伸到封装衬底的顶表面，并与第二半导体芯片横向地间隔开；第三半导体芯片，在中介层衬底上；外部连接端子，附接到封装衬底的底表面；系统板，设置在封装衬底下方，并连接到外部连接端子；以及散热器，覆盖第一半导体芯片的顶表面。第一半导体芯片的顶表面与封装衬底的顶表面之间的第一距离大于中介层衬底的顶表面与封装衬底的顶表面之间的第二距离。
[0010]根据本专利技术构思的一方面，一种制造半导体封装的方法包括：制备包括第一安装区域和第二安装区域的封装衬底；在封装衬底的第一安装区域上安装第一半导体芯片；在封装衬底的第二安装区域上安装第二半导体芯片；在封装衬底的第二安装区域上安装中介层衬底以覆盖第二半导体芯片；以及在中介层衬底上设置第三半导体芯片。第一半导体芯片的顶表面与封装衬底的顶表面之间的第一距离大于中介层衬底的顶表面与封装衬底的顶表面之间的第二距离。
附图说明
[0011]根据以下结合附图进行的详细描述，将更清楚地理解本专利技术构思的实施例，在附图中：
[0012]图1是根据实施例的半导体封装的截面图；
[0013]图2是图1的半导体封装的一些组件的平面图；
[0014]图3是根据实施例的半导体封装的截面图；
[0015]图4是根据实施例的半导体封装的截面图；
[0016]图5是根据实施例的电子设备的截面图；以及
[0017]图6A至图6E是示出了根据本专利技术构思的实施例的制造半导体封装的方法的截面图。
具体实施方式
[0018]图1是根据实施例的半导体封装100的截面图。图2是图1的半导体封装100的一些组件的平面图。
[0019]参照图1和图2，半导体封装100可以包括封装衬底110、第一半导体芯片120、第二半导体芯片130、中介层衬底140、包括第三半导体芯片153的子封装150，以及第一无源器件至第三无源器件181、183和185。
[0020]封装衬底110可以具有平板形状或面板形状。封装衬底110可以包括彼此相对的顶表面119和底表面118，并且顶表面119和底表面118可以都是平坦的。在下文中，水平方向(例如，X方向和/或Y方向)可以被定义为平行于封装衬底110的顶表面119的方向，并且竖直方向(例如，Z方向)可以被定义为垂直于封装衬底110的顶表面119的方向，并且水平宽度可以被定义为在水平方向(例如，X方向和/或Y方向)上的长度。
[0021]封装衬底110可以包括在其顶表面处的彼此间隔开的第一安装区域R1和第二安装区域R2。第一半导体芯片120可以设置在封装衬底110的第一安装区域R1上。第二半导体芯
片130、中介层衬底140和子封装150可以布置在封装衬底110的第二安装区域R2上。
[0022]封装衬底110可以是例如印刷电路板(PCB)。封装衬底110可以包括核心绝缘层111、第一上连接焊盘112、第二上连接焊盘113、第三上连接焊盘114和下连接焊盘115。
[0023]核心绝缘层111可以包括从酚醛树脂、环氧树脂和聚酰亚胺之中选择的至少一种材料，或者可以由从上述材料之中选择的至少一种材料形成。例如，核心绝缘层111可以包括从聚酰亚胺、阻燃剂4(FR
‑
4)、四官能环氧树脂、聚苯醚、环氧树脂/聚亚苯基氧化物、双马来酰亚胺三嗪(BT)、热固性树脂、氰酸酯和液晶聚合物之中选择的至少一种材料，或者可以由从上述材料之中选择的至少一种材料形成。
[0024]第一上连接焊盘112、第二上连接焊盘113和第三上连接焊盘114可以设置在核心绝缘层111的顶表面处。第一上连接焊盘112可以设置在封装衬底110的第一安装区域R1处，并且第二上连接焊盘113和第三上连接焊盘114可以设置在封装衬底110的第二安装区域R2处。下连接焊盘115可以设置在核心绝缘层111的底表本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，包括：封装衬底，包括在所述封装衬底的顶表面处的第一安装区域和第二安装区域；第一半导体芯片，设置在所述封装衬底的所述第一安装区域上；第二半导体芯片，设置在所述封装衬底的所述第二安装区域上；中介层衬底，设置在所述封装衬底的所述第二安装区域上，并覆盖所述第二半导体芯片；多个导电连接器，从所述中介层衬底的底表面延伸到所述封装衬底的所述顶表面，且与所述第二半导体芯片横向地间隔开；以及第三半导体芯片，在所述中介层衬底的顶表面上，其中，所述第一半导体芯片的顶表面与所述封装衬底的所述顶表面之间的第一距离大于所述中介层衬底的所述顶表面与所述封装衬底的所述顶表面之间的第二距离。2.根据权利要求1所述的半导体封装，其中，所述第一半导体芯片的所述顶表面暴露于所述半导体封装的外部。3.根据权利要求1所述的半导体封装，其中，所述中介层衬底的所述顶表面与所述封装衬底的所述顶表面之间的所述第二距离为200μm或更小，并且其中，所述第一半导体芯片的所述顶表面与所述封装衬底的所述顶表面之间的所述第一距离选自200μm至1000μm的范围。4.根据权利要求3所述的半导体封装，其中，所述第二半导体芯片的顶表面与所述封装衬底的所述顶表面之间的第三距离为100μm或更小。5.根据权利要求1所述的半导体封装，还包括：第一无源器件，设置在所述封装衬底的所述第二安装区域上；以及第二无源器件，附接到所述中介层衬底的所述底表面。6.根据权利要求1所述的半导体封装，还包括：第三无源器件，附接到所述封装衬底的底表面；以及外部连接端子，附接到所述封装衬底的所述底表面，其中，所述第三无源器件的最下端与所述封装衬底的所述底表面之间的距离小于所述外部连接端子的最下端与所述封装衬底的所述底表面之间的距离。7.根据权利要求1所述的半导体封装，其中，所述第一半导体芯片包括逻辑芯片，其中，所述第二半导体芯片包括电力管理集成电路芯片和射频集成电路芯片中的至少一种，并且其中，所述第三半导体芯片包括存储器芯片。8.根据权利要求1所述的半导体封装，还包括：散热器，覆盖所述第一半导体芯片的所述顶表面。9.根据权利要求1所述的半导体封装，还包括：模制层，包括第一部分，所述第一部分围绕所述第一半导体芯片的侧壁而不覆盖所述第一半导体芯片的所述顶表面，
其中，所述模制层的顶表面与所述第一半导体芯片的所述顶表面共面。10.根据权利要求9所述的半导体封装，其中，所述模制层还包括第二部分，所述第二部分设置在所述封装衬底的所述顶表面和所述第二半导体芯片的顶表面中的每一个顶表面与所述中介层衬底的所述底表面之间，并且其中，所述第二部分接触所述第二半导体芯片以及所述多个导电连接器中的每个导电连接器。11.根据权利要求10所述的半导体封装，其中，所述模制层不覆盖所述中介层衬底的所述顶表面。12.一种半导体封装，包括：封装衬底，包括第一安装区域和第二安装区域；第一半导体芯片，设置在所述封装衬底的所述第一安装区域上；多个第一芯片连接凸块，布置在所述第一半导体芯片与所述封装衬底之间；第二半导体芯片，设置在所述封装衬底的所述第二安装区域上；多个第二芯片连接凸块，布置在所述第二半导体芯片与所述封装衬底之间；中介层衬底，设置在所述封装衬底的所述第二安装区域上，并覆盖所述第二半导体芯片；第一无源器件，设置在所述封装衬底的所述第二安装区域上；第二无源器件，附接到所述中介层衬底的底表面，并与所述封装衬底间隔开；多个导电连接器，从所述中介层衬底的所述底表面延伸到所述封装衬底的顶表面，并与所述第二半导体芯片横向地间隔开；第三半导体芯片，在所述中介层衬底上；第三无源器件，附接到所述封装衬底的底表...

【专利技术属性】
技术研发人员：崔允硕，沈钟辅，姜熙烨，赵圣恩，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：