本发明专利技术公开了一种集成电路衬底噪声的分布式抵消方法，对噪声进行分布式抵消的步骤包括先采集数字电路产生的噪声信号再将噪声信号输入反相运算放大器进行反相放大得到噪声抵消信号再将噪声抵消信号并行的注入到硅衬底上的至少三个噪声注入点，与噪声信号反相叠加，抵消传递到保护环内的噪声信号。本发明专利技术还公开了所述的分布式抵消方法的电路，包括设置在硅衬底上的噪声探测带和至少三个噪声注入点及反相运算放大器，其输入端与噪声探测带连接，反相运算放大器的输出端与噪声注入点连接。本发明专利技术可以更好的克服数模混合信号芯片中数字噪声对模拟电路的串扰而造成的模拟电路性能的下降，且设计灵活，结构简单，具有很高的工业应用价值。
【技术实现步骤摘要】
本专利技术属于集成电路
，尤其涉及一种在数模混合集成电路中衬底噪声抵消的方法及其实现电路。
技术介绍
随着系统芯片(SoC-System on a Chip)将模拟电路和大规模数字系统集成在同一硅衬底上，数字电路产生的噪声通过衬底耦合会干扰模拟电路，影响模拟电路的性能。因此衬底噪声成为SoC设计所面临的主要问题之一，研究和设计适用于数模混合集成电路的衬底噪声抵消技术是非常必要的。 常用的抑制电路噪声的方法是在被保护电路周围布置保护环，保护环可以吸收由多子和少子产生的衬底耦合电流，进入保护环内部的噪声也相应削减了。在这一基础上，研究人员又提出了衬底噪声的有源抵消方法。该方法采用反相放大器，输入端连接噪声探测带，用以感应从数字电路传向模拟电路的噪声，输出端置于噪声抵消带，将经过反相放大了的被检测噪声输出到这一噪声抵消带，与原来从数字电路部分传输来的噪声相叠加，使最终耦合到保护环内模拟电路的噪声得到削弱，实现噪声抵消的功能。这种有源噪声抵消技术为"抵消带法"。 但现有技术中抵消效果不好，仍然有较强的噪声从数字电路传导至模拟电路。
技术实现思路
本专利技术提供一种比现有技术中抵消带法更为有效的有源衬底噪声抵消方法，以及实现电路。 —种集成电路衬底噪声的分布式抵消方法，所述的集成电路包括集成在同一硅衬底上的数字电路和模拟电路，且所述的模拟电路周围布置有保护环，对所述的噪声进行分布式抵消的步骤如下 a)采集数字电路产生的噪声信号； b)将噪声信号输入反相运算放大器进行反相放大，得到噪声抵消信号； c)将噪声抵消信号并行的注入到硅衬底上靠近模拟电路的至少三个噪声注入点，与噪声信号反相叠加，抵消传递到保护环内的噪声信号。 现有技术中采用的是"噪声抵消带"，而本专利技术将连续分布的噪声抵消带改进为分布式的若干个噪声注入点，所述的噪声注入点所在的区域大小一般为微米级，噪声注入点通过重掺杂形成。 步骤a)中采集数字电路产生的噪声信号可以采用现有技术中的噪声探测带，噪声探测带一般布置的位置是靠近数字电路，用来感应、采集数字电路产生的噪声信号。 所述的噪声注入点按照分布式结构排列在噪声探测带与模拟电路的保护环之间，通过金属导线并联的接入反相运算放大器的输出端。 噪声注入点的个数、位置根据被保护电路(模拟电路)的尺寸来确定，实践中通过3仿真得到最佳的个数和位置。 所述的保护环一般为方形，可以是一个保护环，也可以是多个保护环，尺寸依据环内被保护的模拟IC电路的面积而定。噪声注入点可呈直线排列。与保护环靠近数字电路的侧边平行。 本专利技术还提供了一种实现所述的分布式抵消方法的电路，包括 噪声探测带，作为感应器设置在数字电路附近，用于采集数字电路产生的噪声信号；； 至少三个噪声注入点； 反相运算放大器，其输入端与噪声探测带连接，反相运算放大器的输出端与所述的噪声注入点连接，反相运算放大器用于将噪声探测带感应到的噪声信号反相放大，形成噪声抵消信号，经噪声注入点以点的形式注入硅衬底，与通过硅衬底耦合过来的噪声进行反相叠加，实现衬底噪声的有源抵消。 所述的噪声探测带，位于靠近数字电路耦合衬底噪声源的一侧，用于感应衬底噪声信号。其长度根据数字电路部分的尺寸而定，要求能充分的采样到数字电路传来的噪声。其宽度可以为几个微米范围。在P型衬底中，可以用重掺杂的P+区形成噪声探测带。在N型衬底中，可以用重掺杂的N+区形成噪声探测带。 所述的噪声注入点，位于噪声探测带与模拟电路的保护环之间。注入点的最佳个数、位置根据被保护电路的尺寸而定。各反相噪声注入点可排成一直线，并与保护环最靠近数字电路的那条边平行。在P型衬底中，采用重掺杂P+区作为分布式反相噪声注入点。在N型衬底中，采用重掺杂N+区作为分布式反相噪声注入点。各个分布式反相噪声注入点通过金属等导体并接在一起。 反相运算放大器，其输入端连接噪声探测带，其输出端连接分布式反相噪声注入点，其最佳增益根据噪声探测带、分布式注入点和保护环之间的位置关系及保护环的尺寸而调整。 仿真和实物证明，本专利技术所述的分布式衬底噪声抵消电路，可以更好的克服数模混合信号芯片中数字噪声对模拟电路的串扰而造成的模拟电路性能的下降。本专利技术分布式衬底噪声抵消电路，包括噪声探测带、分布式噪声注入点和反相运算放大器。反相运算放大器对探测到的噪声信号进行反相放大，通过分布式噪声注入点注入回衬底，与原噪声信号叠加抵消，实现消弱衬底耦合噪声的目的。针对不同尺寸的被保护电路，可以设计相对应的最佳分布注入点结构，设计灵活，结构简单，具有比传统的噪声抵消带更好的噪声抵消效果。本专利技术以简单的电路结构实现了较佳的噪声抵消性能，采用较小的集成电路芯片面积就可以实现理想的噪声抵消效果，本专利技术的分布式衬底噪声抵消电路具有很高的工业应用价值。附图说明 图1为本专利技术分布式衬底噪声抵消电路的立体示意 图2为带有本专利技术的分布式衬底噪声抵消电路的版图示意 图3为对图2中各测试点进行测试的测试结果； 图4为本专利技术第二种和第三种实施方式的噪声抵消电路的版图示意 图5a为对本专利技术第二种实施方式进行测试的测试结果； 图5b为对本专利技术第三种实施方式进行测试的测试结果； 图6为对本专利技术第四种实施方式进行测试的测试结果。具体实施方式 实施例1 本专利技术的实施例是三点分布式衬底噪声抵消电路，其整体结构如图l所示。由于无源的保护环结构已被广泛应用，本专利技术结合已有保护环130结构，以获得更好的噪声消除效果。硅衬底100的尺寸为1800um X 1000nm(长X宽)，噪声产生点110为简化的数字电路噪声源，位于硅衬底100中心轴上，距离噪声探测带500um。噪声探测带120长400um。在同一直线上的三个分布式噪声注入点122成中心轴对称分布，跨度为800um，金属条123对三个分布式噪声注入点122做导电连接。保护环130尺寸为400umX 400um，由接地端150接地连接。反向运算放大器121的输入端与噪声探测带120连接，输出端与3个噪声注入点122由金属线相连。 图2是本专利技术实施例分布式衬底噪声抵消电路的版图设计。该设计采用P型衬底的O. 18um标准CM0S工艺。数字电路产生的噪声采用外部注入体内的方法形成，噪声产生点IIO为一个边长为10um的正方形P+区将外部噪声通过噪声产生点IIO注入到P型衬底。噪声探测带宽为4咖，三个分布式噪声注入点122为边长为4um的正方形。反向运算放大器121采用外接电压型放大器(也可做在硅片上)，保护环130内由16个测试点140(P1-P16)测试模拟电路受到耦合噪声干扰的强弱。实物验证时，将一个3.6V，5kHz的方波信号通过等效外部噪声产生点IIO注入到衬底，相应地测试并记录保护环内测试点阵上的噪声幅度。并以已有的基于"抵消带"式的抵消方式作为参比对象。基于"抵消带"的抵消电路设计除了把图2中的三个分布式噪声注入点变为长800um、宽4um的噪声抵消带外，其它结构完全相同。两者的测试结果如图3所示。由图3可得，使用分布式噪声注入点方案比使用噪声抵消带更为有效，噪声幅度下降了近75% 。 实施例2 本专利技术的又一实施例为了进一步验证本专利技术的先进性，将上述分布式IC衬底噪声抵消电路应用于数模混合芯片设计中，实现了一种分布式衬底噪声抵消本文档来自技高网...
【技术保护点】
一种集成电路衬底噪声的分布式抵消方法，所述的集成电路包括集成在同一硅衬底上的数字电路和模拟电路，且所述的模拟电路周围布置有保护环，其特征在于，对所述的噪声进行分布式抵消的步骤如下：ａ）采集数字电路产生的噪声信号；ｂ）将噪声信号输入反相运算放大器进行反相放大，得到噪声抵消信号；ｃ）将噪声抵消信号并行的注入到硅衬底上靠近模拟电路的至少三个噪声注入点，与噪声信号反相叠加，抵消传递到保护环内的噪声信号。
【技术特征摘要】
【专利技术属性】
技术研发人员：梁国，刘晓鹏，郭清，
申请(专利权)人：浙江大学，
类型：发明
国别省市：86[中国|杭州]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。