一种片内集成低噪声放大器，涉及到集成电路领域中的芯片设计技术，该低噪声放大器应用于接收器的射频前端。本发明专利技术的电路分为信号输入网络、放大器部分和噪声抵消部分，在915MHz频率处可实现全集成。本发明专利技术采用了电压并联负反馈结构作为输入阻抗网络匹配的一部分，具有低输入阻抗特性，便于调节阻抗匹配，电路中结合了低噪声放大器的噪声抵消技术，短沟道器件的低输出阻抗特性及窄带低噪声放大器良好的选频特性设计而成，电路中采用的电感数目少，减小了芯片面积，便于集成化，降低了成本，是一种理想的集成低噪声放大器。
【技术实现步骤摘要】
本专利技术涉及集成电路
，应用于接收器的射频前端的集成低噪声放大器。
技术介绍
随着信息技术的迅速发展，越来越多的无线产品在市场上得到了广泛的应用。作为射频接收器的第一级，低噪声放大器需要提供足够的增益来克服后续电路带来的噪声， 一方面低噪声放大器需能够保证对微弱的输入信号进行放大而不被噪声淹没，从而要求低噪声放大器本身应具有足够低的噪声和足够大的增益，另一方面为了接收大信号而不产生失真，要求低噪声放大器具有良好的线性度，因此低噪声放大器的性能在很大程度上决定了整个接收器的噪声性能，其在射频通信领域所处的地位是至关重要的。噪声系数、反射系数、线性度、增益、功耗等是评价低噪声放大器性能的重要指标。对于低噪声放大器而言，要实现噪声匹配和最大功率传输的阻抗匹配，窄带的低噪声放大器通常采用的是源极电感负反馈的结构，如图1所示。晶体管M3、电阻礼、1 2用来提供偏置，晶体管M1J2和电感Ld、Lg、Ls用来实现输入匹配以及放大信号的功能，Cl为负载电容，Cb为输入端隔直电容，使输入晶体管M1的偏置不受影响。然而，对于某些频段，例如 915MHz左右频率的通信系统来说，这种窄带的匹配需要很大感值的栅极电感Lg(—般十几甚至几十纳亨)，这样栅极电感Lg都是采用片外实现，同时由于在片内共源管M1的源端使用电感Ls，共栅管M2的漏端使用电感Ld，这样低噪声放大器至少需要三个电感，并且还要有一个电感Lg不能集成。然而，随着集成电路产业的迅猛发展，高集成化已成为当今集成电路设计的必然趋势。针对图1所示的低噪声放大器在915MHz频率左右在片内难以集成的特性，本专利技术提出一种新的低噪声放大器结构，可以完全片内集成，大大提高了系统的集成度，减小了芯片面积，从而降低了成本。
技术实现思路
本专利技术的目的是为了解决传统的源极电感负反馈结构低噪声放大器在频率为 915MHz不能完全集成，以及使用电感数目多占用很大芯片面积的缺点，提出了一种新型的低噪声放大器结构。本专利技术的指导思想是低噪声放大器在能实现噪声匹配、最大功率传输的阻抗匹配和有效的放大功能的要求下，将完成这些功能的器件及组成的电路全集成在一个硅片上， 并能减小芯片的面积，通过减少电感L的数量和数值使得电路便于集成。为此，在本专利技术的电路中采用了电压并联负反馈结构作为输入级，由于电压并联负反馈结构具有低输入阻抗特性，因此易于实现输入阻抗匹配。等效匹配网络如图2所示，将在以下内容中详细阐述。本专利技术的片内集成低噪声放大器具体的方案如下，见图3电路原理图，该电路分为两级电路的第一级采用了电压并联负反馈结构作为输入级，由Lp Cp L2, C。、MN0, MP0, Rf 共同构成输入阻抗匹配网络，用于实现与天线匹配及放大信号功能。其中符号L为电感，C 为电容，R为电阻。MNtl为NMOS晶体管，MP0为PMOS晶体管。电路的第二级由CpR1、丽pM^^M^^MK组成，用于实现噪声抵消以及信号放大功能，在电路第二级中有两条信号支路，一条为晶体管M^构成的源跟随器，用来缓冲第一级的输出信号，另一条为经过共源共栅结构⑶队和啊)的反向放大，两条支路对输入信号的放大作用在输出端口叠加，同时，两条支路对匹配晶体管MNtl和MPtl沟道噪声起着一定的抵消作用。输入信号经过由L1、C1、L2、Cc、MNtl、MP0、Rf组成的匹配网络后输出，同时MNtl、MPtl、& 对信号起放大作用。所输出的信号进入第二级后经过MN3构成的源跟随器，与由MN1和MN2 构成的共源共栅结构共同实现了噪声抵消功能。本专利技术的电路中输入级为电压并联负反馈结构，具有低输入阻抗特性，它的电路结构产生的特点是本专利技术能进行片内集成和保证低噪声放大器优质性能的重要部分。现将它的电路结构和工作原理做相关介绍从输入匹配的角度来看，由于输入级为电压并联负反馈结构，可等效为一个负载电阻与一个负载电容的并联，如图2所示。有限的等效输入电阻&使得输入网络的匹配变得更加容易，即L形匹配网络。对于& < Rl, (Rs为源输入阻抗，本专利技术中为50欧姆)，可得出所需电感Li = ^Jrl/Rs-I-Rs / ωο(丄)COci为谐振角频率，其中&为50欧姆，由(1)式计算可知，只要保证V见/Rs-IM 较小的值便很容易实现电感L2的集成，电容C2 = sjRl / Rs - I / (Rl ■ ωο)⑵同时考虑焊盘带来的寄生电容(^以及键合电感L1的影响，根据工艺经验参数C1 = 0. 4pF，L1 = 1. 5nH。这样L1, C1, L2, C2、&共同组成输入的匹配网络。晶体管Ml MPciJf用来做低阻抗的输入等效电路，产生的阻抗实部等效于图2中的&。图2中的C2为图3中的晶体管MNtl、MP0、丽i的寄生电容和补偿电容Ce之和。对于短沟道器件，输出阻抗不能忽略，从X点看进去的输入阻抗Zin = (RF+r0)/(l+Gm · r0)(3)其中r。为MNtl和MPq等效输出阻抗之和，Gm为MNtl和MPq的跨导之和。使得接近于&对于匹配来说是十分必要的。而电压并联负反馈结构的共源放大器由于在放大器之前没有含噪声的衰减器使信号减小，因此它的噪声系数比输入端直接并联电阻的情况要小得多，即匹配网络的等效负载&只在计算匹配网络时适用，但在计算噪声时并不适用，计算噪声时考虑的应该是MNp MPtl以及反馈电阻&所产生的噪声。由MNtl和MPtl产生的沟道噪声可通过下一级进行一定程度的抵消，但是反馈电阻& 所产生的热噪声并不能抵消。但是由于信号在经过这一级放大器后增强，因此相当于对反馈网络的热噪声有着一定程度的抑制。经噪声抵消后的MNtl沟道噪声为 v 2 = AyKTgd0,腿 0Rout2Av2(4)其中为漏源电压Vds = 0时的沟道跨导，Y为与沟道长度有关的噪声参数，Av 为信号的增益。在不考虑器件栅源之间电容Cgs与栅漏之间电容Cgd的情况下，第一级(电压并联负反馈结构)等效交流输出阻抗为Rout = r0 · (ZS+RF) / (5)其中Gm = gnm0+gmp0(6)Av = Avl-Av2 · ZS/(ZS+RF)(7)gnm0和分别为MNtl和的跨导，Zs为从X点向输入端看进去的阻抗，Avl为第一级输出到低噪声放大器最终输出端的增益，Av2为共源共栅级的增益，由于源跟随器与共源共栅级有着对噪声反方向的叠加作用，使得对匹配器件的噪声有着一定程度的抵消作用，从而降低低噪声放大器的噪声系数。由此可见，本专利技术是一种结合了宽带低噪声放大器的噪声抵消技术、短沟道器件的低输出阻抗特性、窄带低噪声放大器选频的优势而设计的一种片内全集成低噪声放大ο附图说明图1是已有技术的源极电感负反馈低噪声放大器结构原理图。图2是本专利技术的输入阻抗匹配结构示意图。图3是本专利技术低噪声放大器电路原理图。图4是本专利技术低噪声放大器的输入端反射系数仿真曲线。图5是本专利技术低噪声放大器的噪声系数仿真曲线。图6是本专利技术低噪声放大器的三阶输入交调点仿真曲线。具体实施例方式下面结合附图并通过实施例对本专利技术做进一步的说明。在图3所示的采用电压并联负反馈结构作为输入级的低噪声放大器中，Rs为源输入本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：刘洋，于奇，张小龙，杨帆，彭媛，孙明远，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。