一种用于TD‑LTE的高增益CMOS低噪声放大器制造技术

本发明专利技术公开了一种用于TD‑LTE的高增益CMOS低噪声放大器，为全集成的两级级联结构，第一级放大电路采用并联电容的源电感反馈型共源共栅结构，第二级放大电路采用电感峰化的共源共栅结构；其中，单端射频信号经第一级放大电路实现输入匹配和放大后，通过级间匹配单元送入所述第二级放大电路，完成二次放大和输出匹配，最后输出射频信号。该低噪声放大器芯片的集成度高、成本低；与传统的源电感反馈型共源共栅结构相比，获得了极低的噪声系数，提高了系统灵敏度；本发明专利技术在提高低噪声放大器增益的同时增加了隔离度，从而抑制输出信号对输入的干扰，有利于抑制后级混频器的噪声；消除了电源对输入信号的串扰。

【技术实现步骤摘要】

本专利技术涉及射频低噪声放大器的
，尤其涉及一种TD-LTE系统Band38(D频段，2570～2620MHz)和Band40(E频段，2300-2400MHz)的CMOS低噪声放大器。
技术介绍
随着通信技术的飞速发展，以及用户对无线通信终端的性能要求不断提高，以WCDMA为核心的3G通信已无法满足用户对海量数据的需求。从2010年国际电信联盟无线通信部门确立具有我国自主知识产权的TD-LTE(时分长期演变)作为4G国际标准以来，国内无线通信的研究重点逐步转移到4G移动通信上来。作为一种以OFDM(正交频分复用技术)和MIMO(多输入多输出)技术为核心的4G移动通信解决方案，TD-LTE比WCDMA系统具有更高的通信速率(下行峰值速率为100Mbps、上行为50Mbps)，且频谱利用率高、网络延迟小、覆盖范围广，因而具有更广阔的应用市场。作为接收链路中最前端的有源模块，低噪声放大器的性能直接影响TD-LTE系统接收端的参数指标。为保证接收链路的整体性能，通常要求低噪声放大器具有高的增益、低的功耗和大的线性度。为此，研究人员从工艺实现和电路结构等方面进行了积极地探索。由于低的噪声性能和快的频率响应，早期的低噪声放大器多采用GaAsHBT、HEMT等化合物半导体工艺设计实现。尽管这类低噪声放大器具有优良的性能，但工艺成本高、集成度低，难以与基带芯片单片集成，因而不利于设备小型化。随着特征尺寸的持续缩减，深亚微米CMOS器件的截止频率已接近百GHz。因此，采用常规的CMOS工艺完全可以设计出适用于TD-LTE系统要求的低噪声放大器。近年来，研究人员在CMOS低噪声放大器的电路结构方面开展了大量研究，在噪声、增益和带宽方面进行了很好的折衷。例如，利用差分电路结构获得更低的噪声，但这对工艺精度和设计技巧提出了严苛的要求，增加了设计复杂度，且获得与单端结构同样的增益需要两倍的功耗和芯片面积。此外，也有一些采用共源共栅结构和共源结构分别作为第一、二级放大电路的单端低噪声放大器设计的报道，尽管可以获得一定的增益，且易于实现输出阻抗匹配，但采用传统共源共栅结构的第一级电路难以实现噪声阻抗匹配和高的增益。
技术实现思路
本专利技术提供了一种用于TD-LTE的高增益CMOS低噪声放大器，本专利技术在已有的研究基础上，利用并联电容的源电感反馈型共源共栅结构，设计了一款应用于TD-LTE系统、同时实现低噪声系数和高增益的CMOS低噪声放大器，详见下文描述：一种用于TD-LTE的高增益CMOS低噪声放大器，所述低噪声放大器为全集成的两级级联结构，所述低噪声放大器包括：第一级放大电路、第二级放大电路，还包括级间匹配单元及偏置电路；所述第一级放大电路采用并联电容的源电感反馈型共源共栅结构，所述第二级放大电路采用电感峰化的共源共栅结构；其中，单端射频信号经所述第一级放大电路实现输入匹配和放大后，通过所述级间匹配单元送入所述第二级放大电路，完成二次放大和输出匹配，最后输出射频信号。其中，所述第一级放大电路包括：输入管M1、电感LS、电感LG、并联电容Ct、放大管M2以及电感LD1，用于实现工作带宽内的噪声阻抗和输入阻抗同时匹配。其中，所述第二级放大电路采用了电感峰化的共源共栅结构，包括：输入管M3、放大管M4、电感LD2和电容CB2，用于提高低噪声放大器的整体增益和反向隔离度。其中，采用电容耦合方式实现第一、二级放大电路的级间匹配。进一步地，所述偏置电路采用二极管连接的MOS管与电阻串联的方式，为两级放大电路提供直流偏置。进一步地，所述低噪声放大器采用与数字处理单元兼容的硅基CMOS工艺，实现第一级放大电路、第二级放大电路，级间匹配单元及偏置电路的片上集成。与现有用于TD-LTE系统的低噪声放大器相比，本专利技术具有如下优点：1、采用与数字处理单元兼容的硅基CMOS工艺，实现了放大电路、匹配单元和偏置电路的片上集成。与现行的HBT、HEMT等化合物半导体工艺相比，所设计低噪声放大器芯片的集成度高、成本低。2、第一级放大电路采用并联电容的源电感反馈型共源共栅结构，与传统的源电感反馈型共源共栅结构相比，获得了极低的噪声系数，提高了系统灵敏度。3、第二级放大电路采用电感峰化的共源共栅结构，在提高低噪声放大器增益的同时增加了隔离度，从而抑制输出信号对输入的干扰，有利于抑制后级混频器的噪声。4、偏置电路利用偏置点串联电容到地的方式，消除电源对输入信号的串扰。附图说明图1给出了本专利技术所设计低噪声放大器的电路原理图；图2给出了第一级放大电路的小信号等效电路的示意图；图3给出了第一级放大电路的噪声等效电路的示意图；图4给出了S参数的仿真结果的示意图；图5给出了噪声系数NF的仿真结果的示意图；图6给出了稳定性系数Kf的仿真结果的示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面对本专利技术实施方式作进一步地详细描述。实施例1一种用于TD-LTE的高增益CMOS低噪声放大器，参见图1，该高增益CMOS低噪声放大器为全集成的两级级联结构的CMOS低噪声放大器。其中，第一级放大电路采用并联电容的源电感反馈型共源共栅结构，第二级放大电路采用电感峰化的共源共栅结构，还包括级间匹配单元及偏置电路。单端射频信号Vin经第一级放大电路实现输入匹配和放大后，通过级间匹配单元送入第二级放大电路，完成二次放大和输出匹配，最后输出射频信号Vout。其中，第一级放大电路采用并联电容的源电感反馈型共源共栅结构，包括：输入管M1、电感LS、电感LG、并联电容Ct、放大管M2以及电感LD1，用于实现工作带宽内的噪声阻抗和输入阻抗同时匹配。其中，第二级放大电路采用了电感峰化的共源共栅结构，包括：输入管M3、放大管M4、电感LD2和电容CB2，用于提高低噪声放大器的整体增益和反向隔离度。进一步地，采用电容耦合方式实现第一、二级放大电路的级间匹配；偏置电路采用二极管连接的MOS管与电阻串联的方式为两级放大电路提供直流偏置。综上所述，本专利技术实施例设计的低噪声放大器可用于TD-LTE系统的D频段和E频段。该低噪声放大器的中心频率为2.4GHz，可同时获得低的噪声系数和高的增益。本专利技术实施例对各器件的型号除做特殊说明的以外，其他器件的型号不做限制，只要能完成上述功能的器件均可。实施例2下面结合具体的附图对实施例1中的方案进行详细的介绍，详见下文描述：参见附图1，本专利技术实施例基于标准CMOS工艺，提出了一种可用于TD-LTE系统D频段(2570～2620MHz)和E频段(2300-2400MHz)的低噪声放大器。电路整体连接如下：二级管连接的MOS管M5与电阻R1串联，M5的栅漏极连接电阻R2到MOS管M1的栅极，MOS管M5的栅极连接一个大电容C5至地线。MOS管M2的栅极直接连接VDD。电源Vin连接电容CB1、电感LG至MOS管M1的栅极，MOS管M1的源极串联电感LS到地线，漏极连接MOS管M2的源极，MOS管M2的栅极连接VDD，漏极串联电感LD1到VDD。MOS管M2漏极串接电容CB2到输入管M3的栅极，二极管连接的MOS管M6串联电阻R3到VDD，MOS管M6的栅极连接电容C6到地线，同时连接电阻R4至输入管M3的栅极；MOS管M3的源极连接地线，漏极连接到MOS管M4本文档来自技高网...

【技术保护点】
一种用于TD‑LTE的高增益CMOS低噪声放大器，所述低噪声放大器为全集成的两级级联结构，其特征在于，所述低噪声放大器包括：第一级放大电路、第二级放大电路，还包括级间匹配单元及偏置电路；所述第一级放大电路采用并联电容的源电感反馈型共源共栅结构，所述第二级放大电路采用电感峰化的共源共栅结构；其中，单端射频信号经所述第一级放大电路实现输入匹配和放大后，通过所述级间匹配单元送入所述第二级放大电路，完成二次放大和输出匹配，最后输出射频信号。

【技术特征摘要】
1.一种用于TD-LTE的高增益CMOS低噪声放大器，所述低噪声放大器为全集成的两级级联结构，其特征在于，所述低噪声放大器包括：第一级放大电路、第二级放大电路，还包括级间匹配单元及偏置电路；所述第一级放大电路采用并联电容的源电感反馈型共源共栅结构，所述第二级放大电路采用电感峰化的共源共栅结构；其中，单端射频信号经所述第一级放大电路实现输入匹配和放大后，通过所述级间匹配单元送入所述第二级放大电路，完成二次放大和输出匹配，最后输出射频信号。2.根据权利要求1所述的一种用于TD-LTE的高增益CMOS低噪声放大器，其特征在于，所述第一级放大电路包括：输入管M1、电感LS、电感LG、并联电容Ct、放大管M2以及电感LD1，用于实现工作带宽内的噪声阻抗和输入阻抗同时匹配。3.根据权利要求1所述的一种用于TD-L...

【专利技术属性】
技术研发人员：谢生，钱江浩，毛陆虹，李海鸥，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津;12