一种面向移动ＦＬＡＳＨ存储器的超高速接口ＳＯＣ控制芯片制造技术

本实用新型专利技术提供一种面向移动ＦＬＡＳＨ存储器的超高速接口ＳＯＣ控制芯片，该控制芯片是由芯片体、ＵＳＢ３．０物理层、ＵＳＢ３．０设备控制器、系统加密模块、Ｆｌａｓｈ存储控制器、３２位ＲＩＳＣ处理器、ＲＯＭ、ＲＡＭ、内存控制器、内存、实时时钟、Ｒｅｓｅｔ和电源管理单元组成。上述模块全部集成在一块芯片体上。ＵＳＢ３．０超高速接口是由ＵＳＢ３．０物理层加上ＵＳＢ３．０设备控制器组成，ＵＳＢ３．０超高速接口连通其他模块单元通过数据线与３２位ＲＩＳＣ处理器相连接设置在芯片体上组成ＳＯＣ片上系统。本实用新型专利技术ＳＯＣ控制芯片与现有技术相比，具有高的数据传输速度、高的嵌入式系统的可靠性、低的嵌入式系统的功耗及数据安全加密等优点，因而在具有很好的推广实用价值。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及微电子
，可用于面向移动Flash存储器的控制管理，具 体地说是提供一种集成包括USB3. 0接口、Flash存储器控制器、系统加密模块在内的多种 IP核的SOC芯片。
技术介绍
目前在Flash存储介质单芯片容量越来越大、价格却越来越低的趋势下，基于 Flash存储芯片的移动存储将成为个人手持终端设备中的主流存储设备。一方面，随着存储 容量需求的增加，处理数据量越来越大，对数据传输速度、存储控制管理、数据安全加密的 要求越来越高，可靠安全同步即时传输已经成为必要的性能需求。这样的规格需求，对决定 Flash存储器的性能的Flash存储控制芯片有了更高层次的要求。
技术实现思路
本技术的目的是针对上述移动Flash存储器的发展需求，提供一种集成多种 IP核的面向移动Flash存储器的SOC控制芯片。Flash存储控制芯片是Flash存储的核心部件，经过几年的发展Flash存储控制芯 片由多芯片向单芯片(片上系统，S0C)方向发展。本技术的一种面向移动Flash存储器的超高速接口 SOC控制芯片，其结构是 由芯片体、USB3. 0物理层、USB3. 0设备控制器、系统加密模块、Flash存储控制器、32位RISC 处理器、ROM、RAM、内存控制器、内存、实时时钟、Reset和电源管理单元组成，上述模块全部集成在一起。USB3. 0超高速接口是由USB3. 0物理层加上USB3. 0设备控制器组成，USB3. 0超高 速接口、系统加密模块、Flash存储控制器、R0M、RAM、内存控制器、内存、实时时钟、Reset和 电源管理单元均通过数据线与32位RISC处理器连接在一起设置在芯片体上组成SOC片上 系统。本技术的一种面向移动Flash存储器的超高速接口 SOC控制芯片主要针对移 动Flash存储器的需求量身定制。与现有的技术相比具有以下有益的效果(1)采用65nm设计和制造工艺，功耗很低；(2) USB3. 0超高速接口与Flash存储控制器的结合，可以有效发挥Flash存储快速 读写的特性，并优化电源管理，降低系统功耗；(3)单接口协议实现数据快速传输，降低系统复杂性，提高系统可靠性； (4) SOC集成大量IP，减少了外围芯片，降低嵌入式系统成本；(5)可以对存储数据进行安全级别设置，对重要数据进行物理隔离。具有结构简单、高的数据传输速度、低的系统功耗、高可靠性及数据安全加密的优点ο附图说明图1是超高速接口 SOC控制芯片的片上系统结构示意图。附图标记说明芯片体1、USB3. 0物理层2、USB3. 0设备控制器3、系统加密模块4、Flash存储控 制器5、32位RISC处理器6、R0M 7,RAM 8、内存控制器9、内存10、实时时钟ll、Reset和电 源管理单元12。具体实施方式以下结合附图和具体实施例对本技术进一步说明。但不作为本技术的限定。一种面向移动Flash存储器的超高速接口 SOC控制芯片由芯片体1、USB3. 0物理 层2、USB3. 0设备控制器3、系统加密模块4、Flash存储控制器5、32位RISC处理器6、ROM 7、RAM 8、内存控制器9、内存10、实时时钟11、Reset和电源管理单元12构成。USB3. 0物理层2、USB3. 0设备控制器3、系统加密模块4、Flash存储控制器5、32 位RISC处理器6、ROM 7、RAM 8、内存控制器9、内存10、实时时钟11、Reset和电源管理单 元12均在芯片体1上。USB3. 0超高速接口(USB3. 0物理层2加上USB3. 0设备控制器3)、 系统加密模块4、Flash存储控制器5、ROM 7、RAM8、内存控制器9、内存10、实时时钟11、 Reset和电源管理单元12均通过系统总线与32位RISC处理器6相连接。USB3. 0物理层2加上USB3. 0设备控制器3构成了完整的USB3. 0超高速接口，它 们把外部线缆上的高速数据(最高值为5Gbps)，通过USB3.0设备控制器3自带的DMA把 数据传递到系统加密模块4，经硬件加密后，再传到目的源Flash存储控制器5 ;32位RISC 处理器6在这里起到微处理器的作用，用来引导和调配片上资源。在ROM 7里固化了 32位 RISC处理器6的引导程序以及配置参数。RAM 8为程序的执行提供了空间；内存9和内存 控制器10对传到Flash存储控制器5数据起缓存的作用；而实时时钟11是一组PLL，其作 用是产生系统所需的不同频率的时钟；Reset和电源管理单元12根据外部的输入产生片上 单元所需的复位信号。超高速USB3.0接口(USB3.0物理层2加上USB3.0设备控制器3)具 有最高值为5Gbps的数据传输速度，具有卓越的能源管理，并能针对低能耗和更高的协议 效率并进行了优化，可以充分发挥Flash存储器的优异读写特征；加密模块4可以对存储数 据进行安全级别设置，对重要数据进行物理隔离，提高信息安全度；Flash存储控制器5实 现数据可靠管理，数据纠错及数据磨损平衡技术。以上所述实施例只是本技术较优选的具体实施方式的一种，本领域技术人员 在本技术技术方案范围内进行的通常变化和替换都应包含在本技术的保护范围 内。权利要求一种面向移动FLASH存储器的超高速接口SOC控制芯片，其特征在于，该芯片是由芯片体、USB3.0物理层、USB3.0设备控制器、系统加密模块、Flash存储控制器、32位RISC处理器、ROM、RAM、内存控制器、内存、实时时钟、Reset和电源管理单元组成；其中，芯片体、USB3.0物理层、USB3.0设备控制器、系统加密模块、Flash存储控制器、32位RISC处理器、ROM、RAM、内存控制器、内存、实时时钟、Reset和电源管理单元全部集成在一起；USB3.0物理层加上USB3.0设备控制器组成USB3.0超高速接口，USB3.0超高速接口、系统加密模块、Flash存储控制器、ROM、RAM、内存控制器、内存、实时时钟、Reset和电源管理单元通过数据线与32位RISC处理器连接在一起设置在芯片体上组成SOC片上系统。专利摘要本技术提供一种面向移动FLASH存储器的超高速接口SOC控制芯片，该控制芯片是由芯片体、USB3.0物理层、USB3.0设备控制器、系统加密模块、Flash存储控制器、32位RISC处理器、ROM、RAM、内存控制器、内存、实时时钟、Reset和电源管理单元组成。上述模块全部集成在一块芯片体上。USB3.0超高速接口是由USB3.0物理层加上USB3.0设备控制器组成，USB3.0超高速接口连通其他模块单元通过数据线与32位RISC处理器相连接设置在芯片体上组成SOC片上系统。本技术SOC控制芯片与现有技术相比，具有高的数据传输速度、高的嵌入式系统的可靠性、低的嵌入式系统的功耗及数据安全加密等优点，因而在具有很好的推广实用价值。文档编号G06F15/78GK201628959SQ20102001544公开日2010年11月10日 申请日期2010年1月21日 优先权日2010年1月21日专利技术者任奇伟, 刘昭麟, 戴绍新, 李宏志, 鄢本文档来自技高网...

【技术保护点】
一种面向移动ＦＬＡＳＨ存储器的超高速接口ＳＯＣ控制芯片，其特征在于，该芯片是由芯片体、ＵＳＢ３．０物理层、ＵＳＢ３．０设备控制器、系统加密模块、Ｆｌａｓｈ存储控制器、３２位ＲＩＳＣ处理器、ＲＯＭ、ＲＡＭ、内存控制器、内存、实时时钟、Ｒｅｓｅｔ和电源管理单元组成；其中，芯片体、ＵＳＢ３．０物理层、ＵＳＢ３．０设备控制器、系统加密模块、Ｆｌａｓｈ存储控制器、３２位ＲＩＳＣ处理器、ＲＯＭ、ＲＡＭ、内存控制器、内存、实时时钟、Ｒｅｓｅｔ和电源管理单元全部集成在一起；ＵＳＢ３．０物理层加上ＵＳＢ３．０设备控制器组成ＵＳＢ３．０超高速接口，ＵＳＢ３．０超高速接口、系统加密模块、Ｆｌａｓｈ存储控制器、ＲＯＭ、ＲＡＭ、内存控制器、内存、实时时钟、Ｒｅｓｅｔ和电源管理单元通过数据线与３２位ＲＩＳＣ处理器连接在一起设置在芯片体上组成ＳＯＣ片上系统。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘昭麟，任奇伟，李宏志，鄢俊兵，戴绍新，
申请(专利权)人：山东华芯半导体有限公司，西安华芯半导体有限公司，
类型：实用新型
国别省市：88[中国|济南]