数字信号处理集成电路及执行信号处理操作的方法技术

一种数字信号处理集成电路，包括互连且被编程的或可编程的数字信号处理器（１０）的阵列。将可构造的多路复用电路（１２）设置在ＩＯ连接（１１ａ、ｂ）与至少多个数字信号处理器（１０）的ＩＯ端口之间。在结构数据的控制下构造多路复用电路（１２），以便多路复用电路（１２）仅使来自多个数字信号处理器（１０）中的由结构数据所选择的数字信号处理器的ＩＯ端口的ＩＯ信号具有访问ＩＯ连接的作用。优选地，每一个数字信号处理器（１０）与其他数字信号处理电路分离地使其ＩＯ端口共同地耦合到多个多路复用电路（１２）。优选地，将多路复用电路（１２）设置成将用于外围电路的控制信号值分别与来自相应数字信号处理器（１０）中的不同数字信号处理器的相应的、独立可构造的ＩＯ信号值相关联。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及数字信号处理，且尤其涉及具有多个并行操作的编程数字信号处理器的数字信号处理电路。数字信号处理电路普遍存在于现代的消费电子设备中。信号处理电路与一般计算机的不同之处在于为了接受、传输、呈现、记录等目的，它们接收和/或输出实时或接近实时的信号流，例如音频或视频信号流。在不确定的时限内对来自这些流的数据一再地实施相同的处理操作。需要实时或接近实时的信号流处理，这要求高处理容量。US专利No.6,456,628公开了如何并行地使用多个具有数字信号处理器的电路板来提供高处理容量。为了充分地利用并行处理器的处理容量，要消除通信瓶颈。为了该目的，该专利中的数字信号处理器除了共享的总线连接之外还具有在所选择的数字信号处理器对之间的局部(单个处理器至单个处理器)通信连接。此外，每一数字信号处理器具有在共享总线外的其自己的到子板的外部I/O接口。这一般用于数字信号处理。在通用计算机中，通常通过共享总线来连接I/O接口，但是在数字信号处理系统中，这会干扰大多数信号流的实时特性。在操作期间，通常对每一数字信号处理器进行编程以执行复杂处理操作中的各个不同部分。通常，对前端数字信号处理器进行编程以输入信号采样流并对该流的各个采样重复执行第一处理操作。前端数字信号处理器将第一处理操作的结果经由局部连接传送到下一数字信号处理器。对下一个数字信号处理器进行编程以执行第二处理操作并传送其结果等等，后端数字处理器输出被处理的信号采样流。明显地，可以通过使数字信号处理器板的数量适合于应用的需求来控制这种类型的多处理器系统的成本。对于给定的应用，对于不同的信号处理器写入一组程序，安装所需数量的数字信号处理板，并将流输入和输出耦合到形成系统的前端和后端的处理板的外部I/O接口。这种信号处理系统的集成看起来似乎简单。仅必须在集成电路中实现来自电路板的电路并将集成电路的输入和输出管脚连接到形成系统的前端和后端的数字信号处理器的外部I/O接口。然而，为了减少设计成本，期望当针对特定应用设计这种类型的信号处理集成电路并准备生产时，可以容易地修改该设计以制造用于相关应用的新类型的信号处理集成电路。只要这仅涉及替换原始类型的程序，就可以以低成本制作这种再设计。但是已经发现当必须对这种集成电路进行再编程时、当特别将输入/和输出连接到为最初的应用所选择的数字信号处理器时，出现效率低。如果不能从特定的数字信号处理器中移动前端和后端功能元件，则再编程的应用会变得效率低。另一方面，当从具有用于信号流的I/O连接的处理器中移动前端或后端处理时，增加向前端和后端处理器传送信号数据和从其传送信号数据的数字信号处理器之间的信号通信量也是效率低。其中，本专利技术的目的是提供一种具有可以被有效再编程的多个互连数字信号处理器的信号处理集成电路。其中，本专利技术的目的是放松对功能元件在具有多个互连数字信号处理器的集成电路中的不同数字信号处理器上的移动的限制。其中，本专利技术的目的是促进集成电路中的功耗减少。根据本专利技术，信号处理集成电路在IO连接与多个信号处理器之间设有可构造的多路复用电路(本文中使用的“IO连接”指的是向外到集成电路中的数字信号处理器阵列的连接；IO连接可以连接到同一集成电路中的外围电路)。可以用结构数据来构造可构造的多路复用电路。多路复用电路从多个信号处理器接收IO控制信号，但只是使来自由结构数据所选择的信号处理器的IO控制信号生效。因此，在单个集成电路设计内，根据任务在数字信号处理电路阵列上的分布，可以构造不同的数字信号处理器来执行在分布式信号处理操作中输入数据流的前端任务。对输出数据流的后端任务也是一样。优选地，将数字信号处理器中的至少一个的IO端口耦合到多个这种用于不同的IO连接的可构造的多路复用电路，将至多一个多路复用电路构造成响应于来自数字信号处理器的IO控制信号。因此，可以将数字信号处理器可构造地连接到所选择的IO连接。由于结构数据确保仅一个数字信号处理器访问IO连接，所以在不同的IO连接不会发生不同数字信号处理器之间的冲突。因此，通过总是准予任何一个可构造选择的数字信号处理器无条件访问，可以省略在所连接的数字信号处理器之间为访问IO连接所进行的判优。这节省了时间和电路面积。在一个实施例中，将多路复用电路构造成响应来自所选数字信号处理器的IO端口的所选择的IO地址。当多路复用电路识别出来自数字信号处理器的构造IO地址时，多路复用电路允许数字信号处理器的访问。优选地，使不同的IO地址可构造地与用于外围电路的不同的控制信号值相关联，该外围电路耦合到IO连接。因此，在数字信号处理器处不需要外围特定的连接，使得容易在前端或后端使用数字信号处理器中的不同的数字信号处理器。优选地，在由数字信号处理电路自身执行的程序的控制下，设定结构数据。这使得结构独立。此外，可以在程序控制下在信号处理任务之间执行动态切换，其中将前端和/或后端任务的执行从一个数字信号处理器转移到另一个。在一个实施例中，例如利用ROM编程存储器，永久地对给定集成电路的数字信号处理器进行编程，并且多路复用电路同样被永久地构造成将IO连接永久地耦合到单个数字信号处理器。在这种情况下，该连接可编程的事实在给定集成电路中不起作用，但只是使得可以制造具有不同程序的不同集成电路，其中以最小的设计改变，将IO连接耦合到其他数字信号处理器。借助于附图中示出的例子来说明本专利技术的这些和其他目的以及有利效果。附图说明图1示出集成信号处理电路；图2示出数字信号处理器的结构；图3示出多路复用电路；图4示出多路复用电路中的控制信号接口；图5示出多路复用电路中的数据信号接口；图6示出一个转换电路的实施例。图1示意性地示出集成信号处理电路。该集成信号处理电路包括基于指令的数字信号处理器10的阵列、外部输入11a、外部输出11b、多路复用电路12和外围电路14。数字处理器10具有到它们最接近的相邻数字处理器的相邻互连(虽然示出2X2的数字信号处理器10的矩阵，对于每一个数字信号处理器10，具有两个最接近的相邻连接，但是应该意识到可以使用不同尺寸的矩阵，具有不同数量的相邻连接，例如仅到最接近的相邻数字处理器的相邻连接，或者到最接近的相邻数字处理器和次最接近的相邻数字处理器等的相邻连接)。经由外围电路14将外部输入11a耦合到第一多路复用电路12的第一端子。第一多路复用电路12具有耦合到数字信号处理器10中的每一个的第二端子。经由外围电路14将外部输出11b耦合到第二多路复用电路12的第一端子。第二多路复用电路12具有耦合到数字信号处理器10中的每一个的第二端子。虽然示出单线，但是应该理解的是实际上每一端子可以包含多个并行连接，例如用于各个数据位的大量数据连接、许多用于各个地址位的大量地址连接和诸如读/写和/或使能连接的控制连接。图2示出数字信号处理器10的结构的例子。在该结构中，数字信号处理器10包括指令处理核心20、只读程序存储器22、寄存器堆24、用于耦合到矩阵中的相邻数字信号处理器(未示出)的通信端口25、用于耦合到多路复用电路12(未示出)的IO端口26和数据存储器28(当利用双哈佛结构时，可以额外提供分离的系数存储器(未示出))。虽然示出IO单口26为单线，但是应该理解的是每一个可以表示多个信号导体，例本文档来自技高网...

【技术保护点】
一种数字信号处理集成电路，包括：互连且被编程的或可编程的数字信号处理器（１０）的阵列，至少一些所述数字信号处理器（１０）具有ＩＯ端口；ＩＯ连接（１１ａ、ｂ），其用于在所述阵列中的信号处理器（１０）与所述阵列外的电路之间传送信 号流；在所述ＩＯ连接（１１ａ、ｂ）与至少多个所述数字信号处理器（１０）的所述ＩＯ端口之间的可构造多路复用电路（１２），该多路复用电路（１２）在结构数据的控制下是可构造的，将该多路复用电路（１２）设置成仅使来自相应的多个数字信号处理器 （１０）中的由所述结构数据所选择的数字信号处理器的所述ＩＯ端口的ＩＯ信号具有访问所述ＩＯ连接的作用。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：亨里克斯H范登贝尔赫，哈普里特S步拉尔，彼得沃尔图伊吉森，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]