多处理器上电复位电路制造技术

本发明专利技术公开了一种多处理器上电复位电路，旨在提供一种既能保证多处理器运行的先后顺序，又能快速完成整个系统初始化的上电复位电路。本发明专利技术通过下述技术方案予以实现：以CPLD为核心电路核心器件连接电源监控复位芯片、主处理器和外设；CPLD的PROG管脚与电源监控复位芯片的复位输出信号管脚相连，CPLD任一输入管脚与FPGA的DONE管脚相连，CPLD任意七个输出管脚分别与主处理器和外设的复位管脚相连。上电后，电源监控复位芯片的复位输出信号复位CPLD；CPLD根据不同外设复位电平及脉冲持续时间的要求生成对应的复位脉冲信号复位外设；CPLD生成FPGA复位脉冲信号复位FPGA；CPLD检测到FPGA的DONE信号为高电平或者检测超时，生成DSP/GPP复位脉冲信号复位DSP/GPP。

【技术实现步骤摘要】

本专利技术涉及一种多处理器上电复位电路。
技术介绍
现场可编程门阵列FPGA(FieldProgramGateArray)器件具有丰富IO(输入输出)管脚,可方便连接各种外部设备；具备任务并行执行性,以及有软核、能进行二次开发等特点。数字信号处理器DSP(DigitalSignalProcessor)具有高效数据处理能力和方便灵活的调试开发环境等特点。通用处理器GPP(GeneralPurposeProcessor)能够有效支持这些非数字信号处理类的控制密集型应用。融合以上三者的特点,构建FPGA+DSP+GPP架构的多处理器数字系统在通信、雷达、声纳、遥感以及图像处理等信号信息处理领域得到了越来越广泛的应用。其中FPGA进行硬件扩展以实现系统控制和数据接口功能,DSP通过灵活的软件编程来适应处理问题的变化和算法的发展，GPP用于协议解析控制和信息融合。数字系统上电复位电路设计是系统设计中十分关键的环节，处理不当会产生亚稳压现象，影响系统的稳定性。现有上电复位电路为电源监控复位芯片复位CPLD，CPLD根据不同器件复位电平及脉冲持续时间的要求生成对应的复位脉冲信号。该电路会存在DSP/GPP执行系统初始化时，FPGA还未加载成功，导致配置FPGA寄存器失败，从而导致系统初始化失败。现有技术为了解决DSP/GPP执行FPGA寄存器系统初始化配置时，FPGA仍未加载成功的问题，基本上都是在DSP/GPP初始化时设置一个较长FPGA加载等待时间，以保证DSP/GPP在配置FPGA寄存器时，FPGA已经加载成功。该电路虽然可以解决DSP/GPP初始化配置FPGA寄存器时，FPGA还未加载成功的问题，但是由于在设置FPGA加载等待时间时需要考虑较大的冗余，因此，将会增加额外的系统启动时间。
技术实现思路
本专利技术针对DSP/GPP执行FPGA寄存器系统初始化配置时，FPGA仍未加载成功的问题，提供一种既能保证系统初始化的可靠性，又能减少上电启动时间的多处理器上电复位电路。本专利技术的上述目的可以通过以下措施来达到：一种多处理器上电复位电路，包括：主处理器、外设、复杂可编程逻辑器件CPLD和电源监控复位芯片，其中，主处理器包括现场可编程门阵列FPGA、数字信号处理器DSP和通用处理器GPP，外设包括FPGA外挂的快闪存储器FLASH和双倍速率同步动态随机存储器DDR、DSP外挂的FLASH和DDR、GPP外挂的FLASH、DDR和以太网芯片PHY，其特征在于：以CPLD为核心电路核心器件连接电源监控复位芯片、主处理器和外设，CPLD的PROG管脚与电源监控复位芯片的复位输出信号管脚相连，CPLD任一输入管脚与FPGA的DONE管脚相连，CPLD任意七个输出管脚分别与主处理器和外设的复位管脚相连。上电后，电源监控复位芯片的复位输出信号复位CPLD；CPLD外设复位实现逻辑根据不同外设复位电平及脉冲持续时间的要求生成对应的复位脉冲信号复位外设；CPLD可编程门阵列复位实现逻辑根据FPGA复位电平及脉冲持续时间的要求生成FPGA复位脉冲信号复位FPGA；CPLD检测FPGA的DONE信号是否为高电平以判断FPGA是否加载成功；如果CPLD检测到FPGA的DONE信号为高电平或者检测超时，CPLD处理器复位实现逻辑根据DSP/GPP复位电平及脉冲持续时间的要求生成DSP/GPP复位脉冲信号复位DSP/GPP。本专利技术相比于现有技术具有如下有益效果：本专利技术采用先电源监控复位芯片给CPLD复位，再CPLD给外设复位，然后CPLD给FPGA复位，检测FPGA加载成功或者等待FPGA加载超时后，最后CPLD给DSP/GPP复位的分级串行复位方法，确保在不增加额外延时的条件下，DSP/GPP执行FPGA寄存器系统初始化配置时，FPGA已经加载成功，既保证了系统初始化的可靠性，又减少了上电启动时间；如果FPGA加载失败，超时机制也能保证DSP/GPP不会一直得不到复位脉冲信号，避免整个系统瘫痪。附图说明下面结合附图进一步说明本专利技术的技术方案，但本专利技术所保护的内容不局限于以下所述。图1为本专利技术的多处理器上电复位电路硬件电路示意图；图2为本专利技术的多处理器上电复位电路的复位流程示意图；具体实施方式参阅图1。多处理器上电复位电路包括电源监控复位芯片、CPLD、主处理器及外设，其中，主处理器包括现场可编程门阵列FPGA、数字信号处理器DSP和通用处理器GPP，外设包括FPGA外挂的快闪存储器FLASH和双倍速率同步动态随机存储器DDR、DSP外挂的FLASH和DDR、GPP外挂的FLASH、DDR和以太网芯片PHY。多处理器上电复位电路以CPLD为核心电路核心器件连接电源监控复位芯片、主处理器和外设。CPLD的PROG管脚连接至电源监控复位芯片的复位输出信号管脚；CPLD的外设复位输出信号管脚分别连接至主处理器外设FLASH/DDR/PHY的RESET管脚；CPLD的FPGA复位输出信号管脚连接至FPGA的PROG管脚，CPLD任一输入管脚连接至FPGA的DONE管脚，用以检测FPGA是否加载成功；CPLD的DSP/GPP复位输出信号管脚连接至DSP/GPP的POR管脚。参阅图2。多处理器上电复位电路上电工作流程如下：多处理器上电复位电路上电后，电源监控复位芯片产生复位脉冲信号复位CPLD。CPLD外设复位实现逻辑根据不同外设复位电平及脉冲持续时间的要求生成对应的复位脉冲信号输出外设DDR/FLASH/PHY的RESET管脚复位外设；外设复位脉冲结束后，CPLD根据FPGA对复位电平及脉冲持续时间的要求生成FPGA复位脉冲信号输出到FPGA的PROG管脚复位FPGA；CPLD在FPGA复位脉冲信号结束后将对FPGA的DONE信号管脚进行检测，如果检测到DONE信号管脚输出为高电平则表明FPGA加载成功。如果FPGA加载成功，CPLD将根据DSP/GPP对复位电平及脉冲持续时间的要求立即生成DSP/GPP复位脉冲信号输出到DSP/GPP的POR管脚复位DSP/GPP；如果达到超时门限还未检测到FPGA加载成功，CPLD则根据DSP/GPP对复位电平及脉冲持续时间的要求立即生成DSP/GPP复位脉冲信号输出到DSP/GPP的POR管脚复位DSP/GPP。DSP/GPP加载成功后运行FPGA初始化程序，完成对FPGA相关寄存器的初始化。本文档来自技高网...

【技术保护点】
一种多处理器上电复位电路，包括：主处理器、外设、复杂可编程逻辑器件CPLD和电源监控复位芯片，其中，主处理器包括现场可编程门阵列FPGA、数字信号处理器DSP和通用处理器GPP，外设包括FPGA外挂的快闪存储器FLASH和双倍速率同步动态随机存储器DDR、DSP外挂的FLASH和DDR、GPP外挂的FLASH、DDR和以太网芯片PHY，其特征在于：以CPLD为核心电路核心器件连接电源监控复位芯片、主处理器和外设，CPLD的PROG管脚连接至电源监控复位芯片的复位输出信号管脚，CPLD任一输入管脚连接至FPGA的DONE管脚，CPLD任意七个输出管脚分别连接至主处理器和外设的复位管脚；上电后，电源监控复位芯片的复位输出信号复位CPLD，复位结束后，CPLD将运行复位逻辑；CPLD复位逻辑首先根据不同外设复位电平及脉冲持续时间的要求生成对应的复位脉冲信号复位外设，然后根据FPGA复位电平及脉冲持续时间的要求生成FPGA复位脉冲信号复位FPGA；接着检测FPGA的DONE信号是否为高电平以判断FPGA是否加载成功，在检测到FPGA的DONE信号为高电平或者检测超时，则根据DSP/GPP复位电平及脉冲持续时间的要求生成DSP/GPP复位脉冲信号复位DSP/GPP。...

【技术特征摘要】
1.一种多处理器上电复位电路，包括：主处理器、外设、复杂可编程逻辑器件CPLD和电
源监控复位芯片，其中，主处理器包括现场可编程门阵列FPGA、数字信号处理器DSP和通
用处理器GPP，外设包括FPGA外挂的快闪存储器FLASH和双倍速率同步动态随机存储器
DDR、DSP外挂的FLASH和DDR、GPP外挂的FLASH、DDR和以太网芯片PHY，其特
征在于：以CPLD为核心电路核心器件连接电源监控复位芯片、主处理器和外设，CPLD
的PROG管脚连接至电源监控复位芯片的复位输出信号管脚，CPLD任一输入管脚连接至
FPGA的DONE管脚，CPLD任意七个输出管脚分别连接至主处理器和外设的复位管脚；上
电后，电源监控复位芯片的复位输出信号复位CPLD，复位结束后，CPLD将运行复位逻辑；
CPLD复位逻辑首先根据不同外设复位电平及脉冲持续时间的要求生成对应的复位脉冲信号
复位外设，然后根据FPGA复位电平及脉冲持续时间的要求生成FPGA复位脉冲信号复位
FPGA；接着检测FPGA的DONE信号是否为高电平以判断FPGA是否加载成功，在检测到
FPGA的DONE信号为高电平或者检测超时，则根据DSP/GPP复位电平及脉冲持续时间的
要求生成DSP/G...

【专利技术属性】
技术研发人员：邵龙，
申请(专利权)人：中国电子科技集团公司第十研究所，
类型：发明
国别省市：四川;51