提供一种降低寄生电感且变换效率高的非绝缘型ＤＣ－ＤＣ变换器的半导体装置。在该半导体装置中，高侧驱动器（４ａ）位于比高侧开关（２）更靠近半导体衬底（１）的周边的区域，且低侧驱动器（４ｂ）位于比低侧开关（３）更靠近半导体衬底（１）的周边的区域。由此，从输入电容器的正端子经由高侧开关（２）和低侧开关（３）到达输入电容器的负端子的路径变短，且从驱动器电容器的正端子经由低侧驱动器（４ｂ）到达驱动器电容器的负端子的路径变短，且从自举电容器的正端子经由高侧驱动器（４ａ）到达自举电容器的负端子的路径变短，所以能够降低寄生电感，提高变换效率。
【技术实现步骤摘要】
本专利技术涉及在电源等的电力变换器中用的半导体装置，尤其涉及在非绝缘型DC-DC变换器中适用的有效技术。
技术介绍
本专利技术人针对例如电源等的电力变换器进行了研究，发现随着计 算机等的CPU (中央处理单元)中使用的电源的低电压化，大多使用 利用同步整流方式的电源。另外，为了进一步增大CPU用的电源所要 求的电流变化率(di/dt)，并抑制电源的输出电压的脉动(ripple)， 电源的高速化变得重要起来。图1示出一般的把直流电压变压的非绝缘型DC-DC变换器的电 路图。输入电容器Cin与输入电源Vin并联配置。与驱动高侧开关Q1 和低侧开关Q2的驱动器电源Vdrive并联地插入驱动器电容器 Cdrive,向低侧驱动器33供给电力。高侧开关Ql的驱动电路是自举 (bootstrap)的结构，高側开关Ql截止时从驱动器电源Vdrive通过 自举二极管(bootstrap diode) Dboot向自举电容器(bootstrap condenser) Cboot供给电流，作为高侧驱动器32的电源。通过接收来自电源控制器31的PWM信号，并使高侧开关Ql 和低侧开关Q2交互地接通和截止，向端子Vx输出方形波，利用由输 出电感L和输出电容器Cout构成的输出滤波器将其平滑处理成直流 电压，向作为负载的CPU 34供给电力。与高侧开关Q1和低侧开关 Q2逆并联地连接二极管Dl和D2， 二极管Dl起到在作为输出电感L 的一个端子的Vx的电位上升了时确保向输入电源Vin流动的电流的 路径的作用。另外，二极管D2起到在高侧开关Q1截止时确保输出电 感L的返流电流的路径的作用。同步整流，由于向二极管D2流动返流电流时，低侧开关Q2接通，电流路径变成从二极管D2到低侧开关 Q2,从而与二极管D2相比低侧开关Q2的接通电阻大幅降低，所以 能够减小导通损失。如图l所示使用MOSFET(金属氧化物半导体场 效应晶体管)作为低侧开关Q2时，由于具有在同一半导体衬底内设 置的二极管，所以不需要外加的二极管。在现有技术中，非绝缘型DC-DC变换器的高侧开关Ql和低侧 开关Q2使用分立封装的功率MOSFET,把包含驱动它们的高侧驱动 器32和低侧驱动器33的驱动器IC装入与上述分立封装不同的封装 中，分别在印刷衬底上进行连接。但是，随着电源的电流变化率(di/dt)的增大，不能忽视印刷村 底上的寄生电感和封装内的丝线键合导致的寄生电感的影响所造成的 变换效率的降低。另外，分立封装中存在的栅电阻和驱动器电阻也同样成为DC-DC 变换器的变换效率伴随电源高速化而降低的原因。为了解决该问题， 提出了在同一半导体衬底上搭载高侧开关Ql和低侧开关Q2、以及驱 动它们的高侧驱动器32和低侧驱动器33的单片结构(例如专利文献 1)。通过在同一半导体衬底上搭载高侧开关Ql和低侧开关Q2、以 及驱动它们的高侧驱动器32和低侧驱动器33，能够降低寄生电感， 提高电源的变换效率。<专利文献1>日本特开2005-203766号公报
技术实现思路
(专利技术要解决的问题)但是，在上述专利文献l等的现有结构中，由于在半导体衬底的 中心区域配置高侧驱动器32和低侧驱动器33，所以存在以包围半导 体装置的方式配置的输入电容器Cin与驱动器电容器Cdrive与自举电 容器Cboot之间的路径长度的问题。即，由于从输入电容器Cin的正 端子经由高侧开关Ql和低侧开关Q2到达输入电容器Cin的负端子的 路径长，且从驱动器电容器Cdrive的正端子经由低侧开关Q2的低侧驱动器33到达驱动器电容器Cdrive的负端子的路径长，且从自举电 容器Cboot的正端子经由高侧开关Ql的高侧驱动器32到达自举电容 器Cboot的负端子的路径长，所以有寄生电感大、变换效率低的问题。于是，本专利技术正是为了解决上述现有结构的问题而提出的，本发 明的目的在于提供一种降低寄生电感、变换效率高的非绝缘型DC-DC 变换器的半导体装置。本专利技术的上述和其它的目的和新颖特征，从本专利技术的描述和附图 可以清楚地看出。(用来解决问题的手段)如果简要地说明本申请中公开的专利技术中的代表性方案的概要，则 如下所述。即，代表性方案的概要为， 一种半导体装置，具有高侧开关、 高侧驱动器、低侧开关和低側驱动器且把它们形成在同一半导体衬底 上，其特征在于高侧驱动器位于比高侧开关更靠近半导体衬底的周 边的区域，且低侧驱动器位于比低侧开关更靠近半导体衬底的周边的 区域。或者，高侧驱动器位于比高侧开关更靠近半导体衬底的周边的 区域和更靠近半导体村底的中心的区域，且低侧驱动器位于比低侧开 关更靠近半导体衬底的周边的区域和更靠近半导体衬底的中心的区 域。还有， 一种半导体装置，把高侧开关、高侧驱动器和低側驱动器 形成在与形成有低侧开关的半导体村底不同的半导体村底上，其特征 在于高侧驱动器位于比高侧开关更靠近半导体衬底的周边的区域， 且低侧驱动器位于比高側开关更靠近半导体衬底的周边的区域。 (专利技术的效果)如果简要地说明由本申请中公开的专利技术中的代表性方案得到的 专利技术效果，则如下所述。即，由代表性方案得到的效果为，在具有高侧开关、高侧驱动器、 低側开关和低侧驱动器的半导体装置中，在以包围该半导体装置的方 式配置的输入电容器、驱动器电容器与自举电容器之间，从输入电容器的正端子经由高侧开关和低侧开关到达输入电容器的负端子的路径 变短，且从驱动器电容器的正端子经由低侧开关的低侧驱动器到达驱 动器电容器的负端子的路径变短，且从自举电容器的正端子经由高侧 开关的高侧驱动器到达自举电容器的负端子的路径变短，所以能够减 小寄生电感，提高变换效率。附图说明图l是示出一般的非绝缘型DC-DC变换器的结构的电路图。 图2是示出本专利技术的实施方式1的半导体装置的布局图。 图3是把图2的A区域放大得到的布局图。图4是示出安装了本专利技术的实施方式1的半导体装置的印刷衬底 的布局图。图5是在图4的印刷衬底上追加了布线的布局图。 图6是说明在本专利技术的实施方式1的半导体装置中与半导体封装 或印刷衬底连接的连接部的布局图。图7是着眼于图6的连接部的凸块(bump)的电位而配置的布局图。图8是着眼于图6的连接部的凸块的源电极和漏电极而配置的布局图。图9是示出本专利技术的实施方式2的半导体装置的布局图。 图10是示出本专利技术的实施方式3的半导体装置的布局图。 (附图标记i兌明)1、 半导体衬底；2、 高侧开关； '3、 低侧开关；4a、 4c、高侧驱动器； 4b、 4d、低侧驱动器；5、 控制电路；6、 凸块；8、 多晶硅布线;11、印刷衬底；12、输入电容器；13、自举电容器；14、驱动器电容器;15、电源布线；16、基准电位布线;17、输出布线；18、半导体封装；21、凸块；22、凸块；23、凸块；31、电源控制器；32、高侧驱动器；33、低侧驱动器；34、CPU; Vin、输入电源； Cin、输入电容器； Vdrive、驱动器电源； Cdrive、驱动器电容器; Cboot、自举电容器； Dboot、自举二极管； Ql、高侧开关； Q2、低侧开关； Dl、 二极管； D2、 二极管； L、输出电感； Cout、输出电容器具体实施例方式下面，基于附图详细说明本专利技术的实施方本文档来自技高网...
【技术保护点】
一种半导体装置，具有：漏与输入电源电位连接、源与电感连接的高侧开关；驱动上述高侧开关的高侧驱动器；漏与上述电感连接、源与基准电位连接的低侧开关；以及驱动上述低侧开关的低侧驱动器；且把上述高侧开关、上述高侧驱动器、上述低侧开关和上述低侧驱动器形成在同一半导体衬底上，其特征在于： 上述高侧驱动器配置在比上述高侧开关更靠近上述半导体衬底的周边的区域，且 上述低侧驱动器配置在比上述低侧开关更靠近上述半导体衬底的周边的区域。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：桥本贵之，平尾高志，秋山登，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。