本发明专利技术涉及数字工程方法和计算机领域。依据“混数进制、进位行数字工程方法”进行总体设计一种新型计算机。本发明专利技术将输入进行加减的普通Ｑ进制数，转换成混数进制数。然后，对混数进制数进行混数进制求和。从最低位开始顺序串行或各位同时“按位加”，“按位和”数存入下一运算层；同时所得“混数进位”，则存放到下一运算层或本运算层尚未运算过的，任一数据行相邻高位的空位或０位处。经过如此反复运算，直至运算层中运算后不产生进位为止。则最后输出结果，即为所求混数进制加法和数。这种总体设计能够简化计算机的结构，同时能够显著提高计算机的运算速度。
【技术实现步骤摘要】
本专利技术涉及数字 工程方法和计算机领域，特别是计算机的运算器
技术介绍
人类已经进入数字化时代。所谓数字工程包括数控机床、数字化设备和数字系统 工程等等。本专利技术中“数字工程”是专指“数字计算系统工程”。它不是解决一个个具体的 算题、或定理证明、或几何问题、或某种数学思想，而是解决四则运算法则等计算系统本身 的数字工程实现技术方案。它与具体的计算工具密切相关。众所周知，“计算”有好多种， 除“近似计算”、“模拟计算”及“无工具计算”(心算、指算、口算等，包括相应的口诀、速算、 估算)外，则为“采用工具的数字计算”。人类历史上，“采用工具的数字计算”包括三类笔 算；筹算及珠算；机械算及电算。现代仅剩下数字笔算、珠算、电算。与此相应的“数字计算 系统工程”也就有且仅有三类数字计算机(包括各种处理器)；算盘；采用笔和纸进行笔 算的“数字计算系统工程”，简称为“笔算工程”。所谓“数字工程方法”，就是数字工程总体设计所采用的方法。它规定“数字工程” 总体设计应遵循的设计规则。它是一项新的数字工程进行总体设计时，所必须的总体设计 方法。①它规定相应数字工程中，运载“数字”的工程元器件、部件、设备等的规则；②它规 定相应的数字输入、数字输出、数字运载、数字存储等的规则；③以及相应的数字传输、数字 转换、数字处理等的规则；④以及相应的数据采集、数据控制、数据流程等的规则。在实施该 “数字工程方法”的“数字工程”总体设计中，表示“数字”、“数字传输”、“数字转换”、“数字 处理”等，及“数据控制”、“数据流程”等的全过程，都是在此具体的数字工程中进行的。因 此，以相应的数字工程方法，来进行相应数字工程总体设计后，即可获得该数字工程技术方 案。这种“:p寧寧卒”与数字计算系统工程紧密结合的方法，称为“数字工程方法”。总之，“数字工程方法”就是在“数字工程”总体设计中，数字化的工程方法。当前数字工程方法中的四则运算，以“笔算工程”为例，就是“普通Q进制”(简称 为“普Q进制”)的四则运算。当Q = 10时，S卩“普通十进制”(简称为“普十进制”)的四 则运算。首先是加法，有许多不尽如人意之处。主要表现为运算速度慢；在减法中，未能充 分利用负数的作用，而且，不能“连减”。尤其在加减联合运算中，不能一步到位；在乘法中， 加法的缺点更加扩大严重；在除法中，上述缺点依旧。总之，在最小的数体——有理数体中， 四则运算情况并不满意。在笔算数字工程中，对运算的解剖，表明存在一些隐含的操作程序，以至产生“隐 患”。以“二数相加”为例，算式如式一 123456+345678 = 469134。其中，十位上的和数3，解剖一下。其微程序操作是①个位上来 的进位；②十位上5、7 二数字与低位进位相加，S卩(5+7+1)。取其和的个位；③上列(5+7+1) 和的进位送到高位。其余各位，情况类似。又如例二，设三数求和，算式如式二 78+297+259=634。上述情况更为加重。显然，存在下列缺点①进位标示困难。若用小数字表明，则易混淆且字面积受限。 特别是表456789时就更烦人；若以“.”符写在数字间，则易与小数点混淆且表示456789也 不便；若以手指数数，则速度慢且不方便；若心算，则费脑力且易错。总之，比较讨厌，易出 错。②一般二数相加时，每一位上要有三个数相加求和。于是，需三重运算。三及三以上个 数相加求和时，则更不方便。③验算困难。一般采用重做一遍，费时费力。减法比加法麻烦。而且不能在同一竖式中“连减”，必须断开。特别在加减联合运 算时，不能一步到位。乘除法中，这类情况更为严重。而且，加减乘除运算格式不统一，除法 时还另起炉灶。另一方面，在计算机数字工程中，一般采用“普通二进制数字工程方法”。于是，现 有计算机数字工程技术只有“普通二进制结构”，没有“混数进制结构”。因此，现有计算机无 法实现“多重运算”及“三维运算”。同时，现有计算机无法运用“对冲”及“划Q”技术(见 下述)。因此，现有计算机运算速度较低。 此外，在算盘数字工程中，这些数一般采用普通二进制与普通五进制的“二五联合 进制”数。因此，运算口诀繁杂，而且也存在相应的一些复杂性。
技术实现思路
本专利技术的数学基础为，混数进制、进位行数学方法(参见附混数进制、进位行数 学方法)。以“混数进制、进位行数学方法”，作为数字工程总体设计的数学基础，就产生了 “混数进制、进位行数字工程方法”。“混数进制、进位行数字工程方法”，简称为《混进方法 HJF》。《混进方法HJF》在计算机领域的运用，即为“混数进制、进位行计算机数字工程方法”。本专利技术第一个方面，提出一种新的计算机数字工程方法，混数进制、进位行计算机 数字工程方法。其中，混数进制为混Q进制或增Q进制或偏Q进制或称Q进制，简写为“混 /±曾/偏/称Q进制”。本文之中除特别注明外，Q均为自然数。称Q进制中，Q为>1的整 数。本专利技术第二个方面，是依据混数进制、进位行计算机数字工程方法，来进行总体设 计的计算机。称为“混数进制、进位行计算机”。又称为“混数进制计算机”。简称“本专利技术 计算机”。本专利技术计算机，对于现有普通二进制计算机的主要不同之处，就在于计算机中CPU 中央处理器；特别是其中的运算器。运算包括算术运算和逻辑运算。本专利技术中只涉及算术 运算。因此，本专利技术计算机主要部分就是CPU中央处理器，特别是其中的运算器。根据本专利技术的第一个方面，以“混数进制、进位行计算机数字工程方法”来进行计 算机的总体设计。“混数进制、进位行计算机数字工程方法”，就是指该“计算机数字工程” 中的元器件、部件、设备等，均以混数进制、混数进制数及其相应法则为准。这类结构的“集 合”，就成为“混数进制结构”。同样，“计算机数字工程”中的元器件、部件、设备等，均以进 位行、进位行数及其相应法则为准。这类结构的‘集合”，就成为“进位行结构”。本专利技术计 算机具有“混数进制结构”和“进位行结构”。混数进制、进位行计 算机总逻辑框图包括输入转换逻辑、输入逻辑、CPU中央处 理器、外存、输出转换逻辑、输出逻辑、控制台。其中，控制器和K或2K重运算器组成混数运 算控制逻辑。“混数进制、进位行计算机数字工程方法”的计算机的特殊用途运算，设计为以下四种方案之一；该数字化工程用操作条件、步骤或流程技术特征来描述如下方案一，①输入K个普通Q进制数到输入转换逻辑，在输入转换逻辑中，编码或另 行转换为混数进制数；或者，直接输入K或2K个混数进制数；该混数进制数经输入逻辑至 CPU中央处理器；②在CPU中央处理器之中，进行混数进制“对冲”、“划Q”、“累加”运算；③ 在输出转换逻辑之中，混数进制数译码或另行转换为普通Q进制数；最后，在输出逻辑输出 计算结果混数进制数，或普通Q进制数，或直接为普十进制数；方案二，①输入K个普通Q进制数到输入转换逻辑，在输入转换逻辑中，编码或另 行转换为混数进制数；或者，直接输入K或2K个混数进制数；该混数进制数编码为混数进 制“全一码”；该混数进制全一码经输入逻辑至CPU中央处理器；②在CPU中央处理器之中， 进行混数进制全一码“对冲”、“划Q”、“累加”运算；③在输出转换逻辑之中，将运算结果混 数进制“全一码”译码为混数进制数；然后，混数进制数译本文档来自技高网...
【技术保护点】
一种计算机数字工程方法，采用混数进制结构和进位行结构，以“混数进制、进位行计算机数字工程方法”，来进行计算机总体设计；计算机包括：输入逻辑（１０１）、ＣＰＵ中央处理器（１０２）、外存（１０３）、输出逻辑（１０４）、控制台（１０５）、输出转换逻辑（１０８）、输入转换逻辑（１０９）组成；其中，ＣＰＵ中央处理器（１０２）由内存（１０６）、混数运算控制逻辑（１０７）组成；混数运算控制逻辑（１０７）由Ｋ或２Ｋ重运算器（２０２）及控制器（２０１）组成；计算机的特殊用途运算，设计为以下四种处理器（１０２）；②在ＣＰＵ中央处理器（１０２）之中，进行编码｛０，±１｝二进制“对冲”、“划Ｑ”、“累加”运算；③在输出转换逻辑（１０８）之中，将运算结果“编码｛０，±１｝二进制数”译码或另行转换为混数进制数；然后，混数进制数译码或另行转换为普通Ｑ进制数；最后，在输出逻辑（１０４）输出计算结果混数进制数，或普通Ｑ进制数，或直接为普十进制数；总操作由控制台（１０５）按既定程序控制，以时钟脉冲来实现；内存（１０６）及外存（１０３）与混数运算控制逻辑（１０７）交换数据，参与执行程序。方案之一；该数字化工程用操作条件、步骤或流程技术特征来描述如下：方案一，①输入Ｋ个普通Ｑ进制数到输入转换逻辑（１０９），在输入转换逻辑（１０９）中，编码或另行转换为混数进制数；或者，直接输入Ｋ或２Ｋ个混数进制数；该混数进制数经输入逻辑（１０１）至ＣＰＵ中央处理器（１０２）；②在ＣＰＵ中央处理器（１０２）之中，进行混数进制“对冲”、“划Ｑ”、“累加”运算；③在输出转换逻辑（１０８）之中，混数进制数译码或另行转换为普通Ｑ进制数；最后，在输出逻辑（１０４）输出计算结果混数进制数，或普通Ｑ进制数，或直接为普十进制数；方案二，①设定串行输入Ｋ个普通Ｑ进制数到输入转换逻辑（１０９），在输入转换逻辑（１０９）中，编码或另行转换为混数进制数；或者，直接输入Ｋ或２Ｋ个混数进制数；该混数进制数编码为混数进制“全一码”；该混数进制全一码经输入逻辑（１０１）至ＣＰＵ中央处理器（１０２）；②在ＣＰＵ中央处理器（１０２）之中，进行混数进制全一码“对冲”、“划Ｑ”、“累加”运算；③在输出转换逻辑（１０８）之中，将运算结果混数进制“全一码”译码为混数进制数；然后，混数进制数译码或另行转换为普通Ｑ进制数；最后，在输出逻辑（１０４）输出计算结果混数进制数，或普通Ｑ进制数，或直接为普十进制数；方案三，①...
【技术特征摘要】
【专利技术属性】
技术研发人员：李志中，徐菊园，
申请(专利权)人：李志中，
类型：发明
国别省市：84[中国|南京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。