在紧凑模型中用于基于版图调整和优化氮化物衬垫应力效应的方法技术

用于紧凑模型算法（３１０－３５０）的系统和方法，其准确地考虑半导体器件（２００）中氮化物衬垫（２６０）应力所引起的版图相关的变化的影响。与版图相关的紧凑模型算法（３１０－３５０）通过实现用于获得正确的应力响应近似的算法以及用于获得正确的驱动应力响应的几何参数的版图提取算法，来考虑大的版图变动对电路的影响。具体地，这些算法包括来自面向方向的搜索“桶”的特定信息，并且包括特定方向的距离测量以用于详细分析该半导体器件的附近区域的特定形状。所述算法还适合于支持具有单个应力衬垫薄膜和双应力衬垫（２６０）（在一个界面处邻接的两个不同衬垫薄膜）的器件的建模和应力影响确定。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于确定包括针对半导体器件的器件迁移率的关键晶体管模型参量的技术，更特别地涉及用于确定这些参量如何受半导体器件版图的影响的技术，其中所述半导体器件的版图使用氮化物衬垫薄膜在晶体管器件沟道中施加应力。
技术介绍
应力可以被施加在半导体器件中以增加此类器件中电子或空穴的迁移率。例如，可以通过使用内应力薄膜，诸如通常以到场效应晶体管(FET)的源极和漏极区域的金属接触(MC)端子形式使用的衬垫薄膜，来将应力施加到FET的沟道中。应力薄膜通常可以是氮化物薄膜，因为氮化物薄膜与用于接触形成和蚀刻的硅制造工艺步骤兼容。衬垫薄膜通过粘附在诸如晶片表面的相邻表面以及在栅极结构上“推”或“拉”的方式在隔离的FET栅极(也称为“牺牲”栅极)上施加应力。此应力主要通过自对准到栅极多晶硅(PC)的栅极隔离物来传递。具有固有拉伸应力的衬垫薄膜传递拉伸应力，并且用于改进n型FET(NFET)中的电子迁移率，而具有固有压缩应力的衬垫薄膜传递压缩应力，并且用于改进p型FET(PFET)中的空穴迁移率。削弱氮化物衬垫效力的一个因素在于，接触金属化尤其是到源极和漏极区域的接触金属化，要求在非常靠近器件处将部分衬垫蚀刻去除。这不仅破坏了长薄膜通道传递应力的能力，而且将可能影响沟道的奇异/尖锐移得更远，严重降低了应力的效益。在硅表面之上同一物理级别上的其他结构，例如接触金属化以及中断薄膜的结构，也可能有同样的影响。这种结构的例子是多晶硅布-->线。另外，甚至更严重的问题是这些结构可能是任意设计的，因此很难预测其对性能是正面还是负面的影响。影响应力的依赖于版图的因素包括牺牲栅极和相邻结构之间的间隔、这些相邻结构的尺寸、接触覆盖(或源极/漏极跨接)的数量、以及在双应力衬垫技术(一个衬垫用于NFET，另一个衬垫用于PFET)的情况下两个衬垫薄膜之间的界面的接近度。FET版图中的小变化可能引起驱动电流明显的偏移，并且该变化可能表现为对芯片中的器件逐个地改变。不考虑应力效益上变化的幅度可能在电路仿真中严重地不能预测或过预测电性能。而且，使用关于应力对给定版图的影响的信息，电路设计者可以优化其设计以利用应力。以前已经研究开发的版图相关的效应包括浅沟槽隔离(STI)应力效应和N阱(N-well)散射效应。通过获取半导体器件的有源区域(被STI围绕的硅岛)的长度和宽度以及将迁移率作为这两个参数的函数进行调节来考虑STI应力效应。在STI工艺中应力的主要起因是：压缩应力通常施加在纵向(垂直于栅极)和横向(平行于栅极)两个方向上，局部地改变硅带结构。这种应力损害了NFET但有益于PFET。该基于应力的调节纯粹基于来自一组特别设计的横越整个长度/宽度有源区域参数区间的宏(macro)的经验数据。因而，对于任意给定的有源区域长度/宽度，可以插入此结果。而且，针对迁移率影响的参数适应可以用实验方法从实验数据中获得。当掺杂离子的注入遮蔽从相对厚的抗蚀层散射到非预期的位置时，发生N阱散射效应。因此，N阱注入散射也与版图相关，但是其相关性与应力效应无关。也即，N阱注入散射的影响改变了碰巧在近旁的器件的阈值电压(Vt)。该影响导致了电路操作性问题，因此必须适当考虑此影响。建模方法是基于平面视图版图识别N阱抗蚀层接近度，以及再次通过经验校准和基于与该N阱抗蚀层的距离来定义N阱散射的阈值电压影响。在共同拥有的共同未决的美国专利申请No.10/248,853(公开号US2004/0034517A1)中描述了一种用于对受N阱注入散射影响的结构进行建模的技术。-->因此非常期望提供一种延伸上述概念以准确地考虑半导体器件中氮化物衬垫应力所引起的版图相关的变化的系统和方法。
技术实现思路
本专利技术通过提供一种准确地考虑在半导体器件中由基于氮化物衬垫的应力所引起的版图相关的变化的计算上有效的技术，提供了一种解决上述及其他问题的系统和方法。特别地，本专利技术使用方法和算法来考虑电路版图样式的差异对电路性能的影响。这种算法被实现以用于获取适当的应力函数近似，并且在提取算法中获取正确的几何参数。本专利技术的特征包括一种用于依赖于版图的特征的电路仿真方法，该依赖于版图的特征使用依赖于版图的紧凑模型参量的电路网表提取。本专利技术还提供一种用于依赖于版图的特征的电路网表提取算法。该网表提取通过读取特定电路信息的软件程序(“提取器”)来执行。该信息通常以图形数据形式存储，使得其所表示的版图信息能够易于修改。该网表提取程序实现了用于计算诸如相邻本地互连形状(由MC表示)和多晶硅(poly)布线形状(由PC表示)的面积、周长以及顶点计数的特征的“搜索桶(bucket)”方法。也可以确定双应力衬垫技术中到应力衬垫薄膜之间界面的距离测量(由BP表示)。本专利技术还提供了一种通过提取器和紧凑模型之间的界面来与紧凑建模程序通信的网表算法。该界面包括紧凑模型“实例参数”的集合，这些参数通常是诸如描述晶体管的FET沟道长度和宽度的物理参量。本专利技术引入额外的实例参数，需要这些实例参数来描述能够用于计算各个FET上的应力的依赖于版图的参量。界面包括在“搜索桶”中所找到的形状的面积/周长/顶点以及在双应力工艺中到两个衬垫薄膜之间最靠近的界面的距离。紧凑-模型-提取器界面的这种形式提供了用于通过使用处理任意版图的有效系统来传送关于不同版-->图样式的信息的方法。本专利技术还提供了一种通过紧凑模型输入模型参量所用的界面来接收信息的紧凑模型算法。特别地，在第一阶段，依赖于版图的信息通过包含非特定形状信息的界面进行传送，并且其被转换为特定形状信息。接着，在该紧凑模型算法的第二阶段，计算沟道所观察到的由于衬垫薄膜所导致的应力。在该紧凑模型算法的第三阶段，应力被转换为诸如沟道载流子迁移率的紧凑模型参数。这些参数随后可以用来生成更准确的元件值以用于在该算法的进一步阶段中的电路仿真。根据本专利技术的第一方面，提供了一种用于为半导体晶体管器件确定晶体管模型参量的系统和方法，所述器件具有提供晶体管应力效应的一个或多个衬垫薄膜，所述方法包括：a)将物理晶体管设计信息的表示转换为对应于所述晶体管的实际形状尺寸；b)将实际形状尺寸转换为由所述一个或多个衬垫薄膜所贡献的晶体管应力水平；c)生成在包括所述晶体管器件的电路建模中所使用的紧凑模型参数，所述紧凑模型参数包括当对所述晶体管器件建模时在量化应力效应的影响中所使用的以及基于所述计算的应力水平的模型参数。根据本专利技术的此方面，转换步骤a)包括提取该晶体管器件的依赖于版图的特征，所述依赖于版图的特征被用来生成所述实际形状尺寸。而且，所提取的依赖于版图的特征包括：相邻本地互连形状和多晶硅形状的面积、周长、顶点计数；并且还包括：例如在双应力衬垫技术中，到应力衬垫薄膜之间界面的距离测量。另外，根据本专利技术的此方面，紧凑模型参数包括被调整以考虑衬垫应力影响的沟道载流子迁移率。还提供了进一步的步骤：根据紧凑模型参数计算在包括该晶体管器件的电路的仿真中所使用的电路级参量。-->根据本专利技术的第二方面，提供了一种用于考虑施加在每个具有一个或多个衬垫薄膜的晶体管器件上的衬垫薄膜应力效应，从而优化晶体管性能的系统和方法。该方法包括如下步骤：a)接收包括所述晶体管器件的电路版图的表示；b)提取该晶体管器件的依赖于版图本文档来自技高网...

【技术保护点】
一种用于对半导体晶体管器件（２００）进行建模的方法，该器件具有一个或多个提供晶体管应力效应的衬垫薄膜（２６０），所述方法包括下列步骤：　ａ）将物理晶体管设计信息的表示转换为对应于所述晶体管的实际形状尺寸（３１０），　ｂ）将实际形状尺寸转换为由所述一个或多个衬垫薄膜贡献的晶体管器件应力水平（３４３）；以及　ｃ）生成在对包括所述晶体管器件的电路进行建模中所使用的紧凑模型参数（３４５，３４６），所述紧凑模型参数包括当对所述晶体管器件进行建模时在量化应力效应的影响中所使用的以及基于所述计算的应力水平的模型参数。

【技术特征摘要】
【国外来华专利技术】US 2005-7-29 11/193,7111.一种用于对半导体晶体管器件(200)进行建模的方法，该器件具有一个或多个提供晶体管应力效应的衬垫薄膜(260)，所述方法包括下列步骤：a)将物理晶体管设计信息的表示转换为对应于所述晶体管的实际形状尺寸(310)，b)将实际形状尺寸转换为由所述一个或多个衬垫薄膜贡献的晶体管器件应力水平(343)；以及c)生成在对包括所述晶体管器件的电路进行建模中所使用的紧凑模型参数(345，346)，所述紧凑模型参数包括当对所述晶体管器件进行建模时在量化应力效应的影响中所使用的以及基于所述计算的应力水平的模型参数。2.根据权利要求1所述的方法，其中所述步骤a)包括提取所述晶体管器件的依赖于版图的特征的步骤，所述依赖于版图的特征被用来生成所述实际形状尺寸。3.根据权利要求2所述的方法，其中所述提取所述晶体管器件的依赖于版图的特征的步骤包括下列步骤：d)实现桶结构，所述桶结构具有对应于与所述晶体管器件的栅极结构相关联的参考位置的第一边缘；e)扩展所述桶结构的一个或多个附加边缘，以检测在所述栅极结构的附近区域的特征，该附近区域由所述桶结构的所述第一边缘和一个或多个附加边缘所定义；以及f)生成表示在所述附近区域检测到的所述特征的版图的实例参数。4.根据权利要求3所述的方法，其中所述步骤e)包括下列步骤：相对于所述参考位置，在所述栅极结构的相反方向上扩展所述桶结构的所述一个或多个附加边缘，以检测在所述附近区域中的特征。5.根据权利要求3所述的方法，其中所述步骤f)包括下列步骤：测量在所述附近区域中检测到的版图形状的面积、周长和顶点计数中的一个或多个。6.根据权利要求5所述的方法，其中所述版图形状包括本地互连金属接触形状。7.根据权利要求5所述的方法，其中所述版图形状包括本地多晶硅结构。8.根据权利要求5所述的方法，其中所述步骤f)包括下列步骤：测量从所述栅极结构到应用于所述晶体管器件的一个或多个应力衬垫薄膜之间的界面的距离，所述实例参数包括所述测量的距离。9.根据权利要求8所述的方法，进一步包括下列步骤：重复步骤a)-f)，以针对其性能将要被建模的电路中的每个晶体管器件生成实例参数和所测量的应力衬垫薄膜界面距离。10.根据权利要求9所述的方法，进一步包括下列步骤：将表示针对晶体管器件生成的所述依赖于版图的特征的所述实例参数写入到界面，该界面适合于与计算所述晶体管器件观察到的应力的紧凑模型工具进行通信。11.根据权利要求9所述的方法，进一步包括下列步骤：将所生成的表示所述依赖于版图的特征的实例参数压缩为压缩的版图格式，并将该压缩的版图格式传送到紧凑模型工具。12.根据权利要求11所述的方法，其中所述将表示依赖于版图的特征的所述实例参数写入到紧凑模型工具的步骤包括：将包括表示所述依赖于版图的特征的形状坐标列表的版图形状信息直接传送到所述紧凑模型工具中。13.根据权利要求10所述的方法，进一步包括步骤：扫描利用从扩展的相邻桶结构获得的信息而针对晶体管器件生成的所述实例参数，以计算矩形形状结构的大小和位置。14.根据权利要求10所述的方法，进一步包括步骤：扫描利用从扩展的相邻桶结构获得的信息而针对晶体管器件生成的所述实例参数，以重组在所述栅极结构的所述附近区域中的复杂形状结构。15.根据权利要求10所述的方法，进一步包括步骤：编译形状尺寸和位置以及应力衬垫薄膜界面距离的列表，以为每个晶体管栅极器件计算所述晶体管应力水平。16.根据权利要求1所述的方法，其中所述紧凑模型参数包括被调整以考虑衬垫应力影响的沟道载流子迁移率。17.根据权利要求1所述的方法，进一步包括步骤：根据紧凑模型参数计算在包括所述晶体管器件的电路的仿真中使用的电路级参量。18.根据权利要求1所述的方法，其中所述晶体管应力水平表示所述晶体管器件的沟道观察到的平均应力水平，所述应力包括纵向和横向应力分量。19.根据权利要求18所述的方法，其中所述晶体管应力水平包括表示晶体管是孤立的且在所述栅极结构的附近区域不存在会影响应力的特征的自应力分量。20.根据权利要求1所述的方法，其中所述步骤a)到c)包括实现用于生成所述紧凑模型参数的紧凑模型装置，其中所述紧凑模型参数在对所述晶体管器件进行建模时使用并且包括那些基于所述计算的应力水平的模型参数。21.根据权利要求1所述的方法，其中所述步骤b)包括实现应力模型计算装置，用于计算所述晶体管器件的应力水平以及基于所述计算的应力水平生成所述模型参数；以及所述步骤c)包括实现独立于所述应力模型计算装置并且从所述应用模型计算装置接收所述模型参数的紧凑模型装置，所述紧凑模型装置用于在对所述晶体管器件进行建模时量化应力效应的影响。22.一种用于对半导体晶体管器件(200)进行建模的系统，该器件具有一个或多个提供晶体管应力效应的衬垫薄膜(260)，所述系统包括：提取装置，用于处理对应于所述晶体管器件的物理晶体管设计数据的格式化表示(320)，以及生成包括非特定特征形状信息的依赖于版图的信息(330)，紧凑模型装置，用于接收所述依赖于版图的信息和所述非特定特征形状信息，以及计算晶体管器件应力水平(345，346)，所述紧凑模型装置还生成紧凑模型参数以便在对包括所述半导体晶体管器件的电路的性能进行建模中使用，所述紧凑模型装置提供根据所述计算的应力水平调整的紧凑模型参数，以用于在对所述电路性...

【专利技术属性】
技术研发人员：D奇达姆巴拉奥，DL乔丹，JH麦卡伦，DM翁桑戈，T瓦格纳，RQ威廉斯，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]