负Q进制、进位行计算机和负Q进制、进位行数字工程方法技术

本发明专利技术涉及数字工程方法和计算机硬件总体设计领域。特别是，计算机体系结构及运算器。本发明专利技术依据“负Q进制、进位行数字工程方法”，进行了一种新一代负Q进制计算机的总体设计。本发明专利技术将输入进行加减的普通Q进制数，转换成负Q进制数。然后，对负Q进制数求和。从最低位开始顺序串行或各位同时“按位加”，“按位和”数存入下一运算层；同时所得“混数进位”，则存放到下一运算层或本运算层尚未运算过的，任一数据行相邻高位的空位或0位处。经过如此反复运算，直至运算层中运算后不产生进位为止。则最后输出结果，即为所求负Q进制加法和数。当需要时，再转换为普通Q进制数输出。该新一代负Q进制计算机，能简化计算机的结构，并显著提高计算机的运算速度。

【技术实现步骤摘要】

本专利技术涉及数字工程方法和计算机硬件总体设计。特别是，计算机体系结构及运算器。
技术介绍
1.本专利技术人在先已获得的专利技术专利前后历经四十三年之久，我们终于攻克特别重大的计算机世界难题“三Q”！这是全世界计算机领域发达国家，美国、日本、特别是前苏联，长期以来梦寐以求的成果。“三Q”的攻克，基于一系列本质上全新的概念，并且要求部分改变或者完全改变早先的观念。“三Q”获得人类数学上三项重大突破，和数字工程上五项重大突破。由此，“三Q”在全世界科技上，取得三项重大成就。2009年10月23日，本“三Q”的第一专利技术人李志中和第二专利技术人徐菊园，参加了中国最高级别计算机学术会议《2009中国计算机大会》。“三Q计算机”论文，混数进制、进位行数字工程方法和混数进制、进位行计算机，发表于《2009中国计算机大会论文集》。“三Q计算机”专利技术，混数进制、进位行数字工程方法和混数进制、进位行计算机，已经获得中国专利技术专利证书。(该专利技术，已分项获得三个中国专利技术专利证书：中国专利技术专利号ZL200510113118.6/ZL200510119816.7/ZL200510119815.2)。“三Q计算机”专利技术，混数进制、进位行数字工程方法和混数进制、进位行计算机，已经获得美国专利技术专利证书。(美国专利技术专利号US8,341,203B2)“三Q计算机”专利技术，混数进制、进位行数字工程方法和混数进制、进位行计算机，已经获得日本专利技术专利证书。(日本专利技术专利号特许第5133693号)2.负Q进制本专利技术与专利技术人在先已经获得的上述专利技术专利，可以统称为“三Q专利技术系列”。简称为“三Q”。本专利技术计算机与专利技术人在先已经获得的上述专利技术的计算机，可以统称为“三Q计算机”系列。本专利技术负Q进制、进位行数字工程方法和负Q进制、进位行计算机，其中，负Q进制、进位行数字工程方法，也属于《混进方法HJF》，或《三Q方法》。当不致误解时，也简称为“三Q”；其中，负Q进制、进位行计算机，简称为“负Q进制计算机”。(详见具体实施方式之中，负Q进制、进位行数学方法。)约定，数A的相反数-A，表示为加上划线的即，如-1，-2，…，-9分别以…，来表示。(或约定，-A以下划线表示为A；即，-A＝A；如-1，-2，…，-9分别以1，2，…，9来表示。)在Q进制数中，各位上均为幂权，其底数均为相同的Q。Q为实数。为便于计算，通常取Q为整数，特别是正整数。约定，Q的相反数(-Q)，表示为Q加下划线的Q。即Q＝-Q，称为“负Q”。当Q为正数时，相应的Q进制称为“正Q进制”；当Q为正数时，相应的“Q进制”则称为“负Q进制”。(这样的约定，目的是为了行文方便，而且，进制之间的对应、对称有利于比较、分析。)普通Q进制，简称“普Q进制”，这就是现有技术之中，称谓的Q进制或进制。其中，设定Q为＞1的正整数。设，一个进制的数的各位上数字，可以为正数字，也可以为负数字，也可以为0。则，称这种进制为“混数进制”；这种进制数称为“混数”。(“混”字，是混合的概念。)“混数进制”之中的Q进制，称为“混数Q进制”。对于“混数Q进制”，其中，设定Q为＞1的正整数。正Q进制是一族进制，包括普通Q进制和混数Q进制。设定Q为＞1的正整数。其中，混数Q进制包括称/偏/增/混Q进制；即，称Q进制、偏Q进制、增Q进制、混Q进制。负Q进制是另一族进制，包括普通Q进制和混数Q进制。设定Q为＞1的正整数。其中，混数Q进制包括称/偏/增/混Q进制；即，称Q进制、偏Q进制、增Q进制、混Q进制。本专利技术正是专题展开对于负Q进制研究的专利技术。本专利技术“负Q进制计算机”相对“正Q进制计算机”，虽有不足，但仍有独特之处。故，作为全面的“三Q”专利技术专利系列，申请人进一步，提出本专利技术。与此同时，向刊物投稿了同名同内容的论文：负Q进制、进位行计算机和负Q进制、进位行数字工程方法3.数字工程和数字工程方法本专利技术中“数字工程”是专指“数字计算系统工程”。它是解决四则运算法则等计算系统本身的数字工程实现技术方案。众所周知，“计算”有好多种，除“近似计算”、“模拟计算”及“无工具计算”(心算、指算、口算等，包括相应的口诀、速算、估算)外，则为“采用工具的数字计算”。与此相应的“数字计算系统工程”，也就是“数字工程”，有且仅有三类：数字计算机(包括各种处理器)；算盘；采用笔和纸进行笔算的“数字计算系统工程”，简称为“笔算工程”。所谓“数字工程方法”，就是数字工程总体设计所采用的方法。它规定“数字工程”总体设计应遵循的设计规则，及其工程实施技术方案。它是一项新的数字工程进行总体设计时，所必须的总体设计方法。①它规定相应数字工程中，存储、运载“数字”的工程元器件、部件、设备等实物的工程实现；②它规定相应的数字输入、输出、运载、存储等规则的工程实施；③以及相应的数字传输、转换、计算、处理等规则的工程实施；④以及相应的数据采集、控制、流程等规则的工程实施。在实施该“数字工程方法”的“数字工程”总体设计中，表示“数字”、“数字传输”、“数字转换”、“数字计算”“数字处理”等，及“数据采集”、“数据控制”、“数据流程”等的全过程，都是在此具体的数字工程中进行的。因此，以相应的数字工程方法，来进行相应数字工程总体设计，即可获得该数字工程总体设计技术方案。这种与数字计算系统工程紧密结合的方法，称为“数字工程方法”。总之，“数字工程方法”就是在“数字工程”总体设计中，数字化设计的工程方法。4.当前数字工程方法中的四则运算以“笔算工程”为例，就是“普通Q进制”(简称“普Q进制”)的四则运算。当Q＝10时，即“普通十进制”(简称“普十进制”)的四则运算。首先是加法，有许多不尽如人意之处。主要表现为运算速度慢；在减法中，未能充分利用负数的作用，而且，不能“连减”。尤其在加减联合运算中，不能一步到位；在乘法中，加法的缺点更加扩大严重；在除法中，上述缺点依旧。总之，在最小的数体——有理数体中，四则运算情况并不满意。在笔算数字工程中，对运算的解剖，表明存在一些隐含的操作程序，以至产生“隐患”。以“二数相加”为例，算式如式一123456+345678＝469134。[文中凡未标明数制的数，均指普十进制数。下同。]其中，十位上的和数3，解剖一下。其微程序操作是：①个位上来的进位；②十位上5、7二数字与低位进位相加，即(5+7+1)。取其和的个位；③上列(5+7+1)和的进位送到高位。④其余各位，依此类推。又如例二，设三数求和，算式如式二78+297+259＝634。上述情况，更为加重。显然，存在下列缺点：①进位标示困难。若用小数字表明，则易混淆且字面积受限。特别是表456789时就更烦人；若以“.”符写在数字间，则易与小数点混淆且表示456789也不便；若以手指数数，则速度慢且不方便；若心算，则费脑力且易错。总之，比较讨厌，不但速度慢，而且很容易出错。②一般二数相加时，每一位上要有三个数相加求和。于是，需三重运算。三及三以上个数相加求和时，则更不方便。③验算困难。一般采用重做一遍，费时费力。减法比加法麻烦。而且不能在同一竖式中“连减”，必须断开。特别在加减联合运算时，不能一步到位。乘除法中，这类情况更为严重。而且，加减乘除运算格式不统一，除法时还另起炉灶。本文档来自技高网...

【技术保护点】
一种负Q进制、进位行计算机，采用负Q进制结构和进位行结构；(关于“负Q进制”等相关自定义词，见本专利技术内容说明书的文末，负Q进制、进位行数学方法；和附5.“三Q”自定义词集；下同；)计算机包括：输入逻辑(101)、CPU中央处理器(102)、外存(103)、输出逻辑(104)、控制台(105)、输出转换逻辑(108)、输入转换逻辑(109)组成；其中，CPU中央处理器(102)由内存(106)、混数运算控制逻辑(107)组成；混数运算控制逻辑(107)由K或2K重运算器(202)及控制器(201)组成；本计算机的总体设计，为下述四种方案之一；该数字化工程用操作条件、步骤或流程技术特征来描述如下：方案一，①设定串行输入K个普通Q进制数到输入转换逻辑(109)，在输入转换逻辑(109)中，编码或另行转换为负Q进制数；或者，直接输入K或2K个负Q进制数；该负Q进制数经输入逻辑(101)至CPU中央处理器(102)；②在CPU中央处理器(102)之中，进行负Q进制“对冲”、“划Q”、“累加”运算；③在输出转换逻辑(108)之中，负Q进制数译码或另行转换为普通Q进制数；最后，在输出逻辑(104)输出计算结果负Q进制数，或普通Q进制数，或直接为普十进制数；方案二，①设定串行输入K个普通Q进制数到输入转换逻辑(109)，在输入转换逻辑(109)中，编码或另行转换为负Q进制数；或者，直接输入K或2K个负Q进制数；该负Q进制数编码为负Q进制“称全一码”；该负Q进制称全一码经输入逻辑(101)至CPU中央处理器(102)；②在CPU中央处理器(102)之中，进行负Q进制称全一码“对冲”、“划Q”、“累加”运算；③在输出转换逻辑(108)之中，将运算结果负Q进制“称全一码”译码为负Q进制数；然后，负Q进制数译码或另行转换为普通Q进制数；最后，在输出逻辑(104)输出计算结果负Q进制数，或普通Q进制数，或直接为普十进制数；方案三，①设定串行输入K个普通Q进制数到输入转换逻辑(109)，在输入转换逻辑(109)中，编码或另行转换为负Q进制数；或者，直接输入K或2K个负Q进制数；该负Q进制数编码或另行转换为{0，±1}二进制数；该{0，±1}二进制数经输入逻辑(101)至CPU中央处理器(102)；②在CPU中央处理器(102)之中，进行{0，±1}二进制“对冲”、“划Q”、“累加”运算；③在输出转换逻辑(108)之中，将运算结果{0，±1}二进制数译码或另行转换为负Q进制数；然后，负Q进制数译码或另行转换为普通Q进制数；最后，在输出逻辑(104)输出计算结果负Q进制数，或普通Q进制数，或直接为普十进制数；方案四，①设定串行输入K个普通Q进制数到输入转换逻辑(109)，在输入转换逻辑(109)中，编码或另行转换为负Q进制数；或者，直接输入K或2K个负Q进制数；该负Q进制数编码或另行转换为“编码{0，±1}二进制数”；该编码{0，±1}二进制数经输入逻辑(101)至CPU中央处理器(102)；②在CPU中央处理器(102)之中，进行编码{0，±1}二进制“对冲”、“划Q”、“累加”运算；③在输出转换逻辑(108)之中，将运算结果“编码{0，±1}二进制数”译码或另行转换为负Q进制数；然后，负Q进制数译码或另行转换为普通Q进制数；最后，在输出逻辑(104)输出计算结果负Q进制数，或普通Q进制数，或直接为普十进制数；总操作由控制台(105)按既定程序控制，以时钟脉冲来实现；内存(106)及外存(103)与混数运算控制逻辑(107)交换数据，参与执行程序。...

【技术特征摘要】
1.一种负Q进制、进位行计算机，采用负Q进制结构和进位行结构；(关于“负Q进制”等相关自定义词，见本发明内容说明书的文末，负Q进制、进位行数学方法；和附5.“三Q”自定义词集；下同；)计算机包括：输入逻辑(101)、CPU中央处理器(102)、外存(103)、输出逻辑(104)、控制台(105)、输出转换逻辑(108)、输入转换逻辑(109)组成；其中，CPU中央处理器(102)由内存(106)、混数运算控制逻辑(107)组成；混数运算控制逻辑(107)由K或2K重运算器(202)及控制器(201)组成；本计算机的总体设计，为下述四种方案之一；该数字化工程用操作条件、步骤或流程技术特征来描述如下：方案一，①设定串行输入K个普通Q进制数到输入转换逻辑(109)，在输入转换逻辑(109)中，编码或另行转换为负Q进制数；或者，直接输入K或2K个负Q进制数；该负Q进制数经输入逻辑(101)至CPU中央处理器(102)；②在CPU中央处理器(102)之中，进行负Q进制“对冲”、“划Q”、“累加”运算；③在输...

【专利技术属性】
技术研发人员：李志中，徐菊园，
申请(专利权)人：李志中，
类型：发明
国别省市：江苏;32