一种带有单极电子通道的SICMOSFET及制备方法技术

本发明专利技术提供一种带有单极电子通道的SIC MOSFET及制备方法，该SIC MOSFET包括：N

【技术实现步骤摘要】
一种带有单极电子通道的SIC MOSFET及制备方法


[0001]本专利技术涉及半导体
，一种带有单极电子通道的SIC MOSFET及制备方法。

技术介绍

[0002]SiC材料是第三代宽禁带半导体材料的典型代表，由于其具有较高的临界击穿电场强度、较高的载流子饱和漂移速度、较高的热导率、工作频率高、高温条件下工作稳定等优势，能满足下一代电力电子装备对功率器件更大功率、更小体积和更恶劣条件下工作的需求，正逐步应用于电动汽车、太阳能发电、列车牵引设备、高压直流输电设备的功率电子系统领域。与传统硅功率器件相比，目前已实用化的SiC功率模块可降功耗50％以上，从而减少甚至取消冷却系统，大幅度降低系统体积和重量，因此SiC功率器件也被誉为带动“新能源革命”的“绿色能源”器件。。
[0003]但是SiC材料的功率器件还有很大的改进空间。以SiC MOSFET为例，MOSFET栅漏电容Cgd的大小影响着MOSFET动态性能的优劣，减小Cgd能很好地优化其开关性能，减小动态损耗。MOSFET的体二极管可靠性较低，工程上通常采用在MOSFET漏极串联二极管来阻止寄生体二极管导通,然后在漏源极两端额外反并联肖特基二极管来提供新的续流通路，起到反向续流作用，但是其工艺较为复杂，易引起可靠性问题，且芯片面积有所增大，显然,这种方法极大地增加了电路设计的复杂性和成本费用。

技术实现思路

[0004]本专利技术的目的是提供一种带有单极电子通道的SIC MOSFET及制备方法，该方法能够降低电路设计的复杂性，通过设计一个简易的单极电子通道实现了反向续流，降低了生产成本。
[0005]一种带有单极电子通道的SIC MOSFET，包括：N
‑
layer区；
[0006]N
‑
Drift层蚀刻有沟槽；
[0007]沟槽侧壁掺杂有N
‑
layer区；
[0008]N
‑
Drift层掺杂有P
‑
well区，所述第一P
‑
well区的位于N
‑
layer区侧方，P
‑
well区与N
‑
layer区相连。
[0009]优选地，还包括：源极、第一栅极、第二栅极、漏极、第一N+区；
[0010]第一栅极和第二栅极嵌入于沟槽中；
[0011]第一栅极与源极相连；
[0012]第一N+区掺杂于N
‑
Drift上层且与漏极相连。
[0013]优选地，还包括：第二P
‑
well区、第一P+区、第二P+区、第二N+区、第三N+区；
[0014]第二N+区、第三N+区位于N
‑
Drift层上层；
[0015]第一P+区、第二P+区位于N
‑
Drift层的上层；
[0016]第一P+区与第二N+区相连且位于源极下方；
[0017]第二P+区与第三N+区相连且位于源极下方；
[0018]第二P
‑
well区位于第二P+区和第三N+区的下方。
[0019]优选地，还包括：将漏极设置在N
‑
衬底下方。
[0020]优选地，N
‑
layer区的厚度小于20nm。
[0021]优选地，第一P+区、第二N+区与源极形成欧姆接触；
[0022]第二P+区与第三N+区与源极形成欧姆接触；
[0023]第一N+区与漏极形成欧姆接触。
[0024]一种带有单极电子通道的SIC MOSFET制备方法，包括：
[0025]在N
‑
Drift层掺杂P
‑
RESURF区、P
‑
well区和N
‑
layer区；
[0026]在N
‑
Drift层掺杂第一N+区、第二N+区、第三N+区和第一P+区、第二P+区；
[0027]蚀刻沟槽；
[0028]沉积栅极；
[0029]沉积源极和漏极。
[0030]优选地，采用P/N离子注入掺杂形成P
‑
RESURF区、P
‑
well区和N
‑
layer区；
[0031]采用P+/N+离子注入掺杂形成第一N+区、第二N+区、第三N+区和第一P+区、第二P+区。
[0032]优选地，沉积栅极包括：
[0033]采用多晶硅沉积方法形成第一栅极和第二栅极；
[0034]将第一栅极与源极相连。
[0035]优选地，将N
‑
layer区的厚度设置小于20nm。
[0036]本专利技术通过在沟槽旁边嵌入一个很薄的N
‑
layer区，在SIC MOSFET反向传导时的开启电压比PN结小，形成了低势垒电子通道，让源极和漏极导通，起到续流作用，防止电路断电时产生的自感电势对功率器件造成损害，保护了功率器件不被反向电压击穿，并且不需要将SBD或JFET反并联集成就能起到反向续流的作用，大大降低了生产成本，缩短了工艺制备时间。
附图说明
[0037]此处的附图被并入说明书中并构成本说明书的一部分，标示出了符合本专利技术的实施例，并与说明书一起用于解释本专利技术的原理。
[0038]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0039]图1为本专利技术的SIC MOSFET示意图；
[0040]图2为本专利技术的方法流程图；
[0041]图3为本专利技术的制备流程示意图；
[0042]图4为本专利技术的垂直结构装置示意图。
具体实施方式
[0043]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。基
于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0044]需要说明，本专利技术实施例中所有方向性指示(诸如上、下、左、右、前、后
……
)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
[0045]另外，在本专利技术中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一种该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带有单极电子通道的SIC MOSFET，其特征在于，包括：N
‑
layer区；N
‑
Drift层蚀刻有沟槽；沟槽侧壁掺杂有所述N
‑
layer区；N
‑
Drift层掺杂有第一P
‑
well区，所述第一P
‑
well区的位于所述N
‑
layer区侧方，所述第一P
‑
well区与所述N
‑
layer区相连。2.根据权利要求1所述的一种带有单极电子通道的SIC MOSFET，其特征在于，还包括：源极、第一栅极、第二栅极、漏极、第一N+区；所述第一栅极和所述第二栅极嵌入于沟槽中；所述第一栅极与所述源极相连；所述第一N+区掺杂于N
‑
Drift上层且与所述漏极相连。3.根据权利要求2所述的一种带有单极电子通道的SIC MOSFET，其特征在于，还包括：第二P
‑
well区、第一P+区、第二P+区、第二N+区、第三N+区；所述第二N+区、第三N+区位于N
‑
Drift层上层；所述第一P+区、第二P+区位于N
‑
Drift层的上层；所述第一P+区与所述第二N+区相连且位于所述源极下方；所述第二P+区与所述第三N+区相连且位于所述源极下方；所述第二P
‑
well区位于所述第二P+区和所述第三N+区的下方。4.根据权利要求2所述的一种带有单极电子通道的SIC MOSFET，其特征在于，还包括：将所述漏极设置在N
...

【专利技术属性】
技术研发人员：乔凯，
申请(专利权)人：天狼芯半导体成都有限公司，
类型：发明
国别省市：