【技术实现步骤摘要】
本专利技术涉及半导体，具体涉及一种具有n埋层的sic umos及制备方法。
技术介绍
1、第三代半导体材料碳化硅具有带隙宽、击穿场强高、热导率高、饱和电子迁移速率高、物理化学性能稳定等特性，可适用于高温，高频，大功率和极端环境。碳化硅具有更大的禁带宽度和更高的临界击穿场强。相比同等条件下的硅功率器件，碳化硅器件的耐压程度约为硅材料的10倍。另外，碳化硅器件的电子饱和速率较高、正向导通电阻小、功率损耗较低，适合大电流大功率运用，降低对散热设备的要求。相对于其它第三代半导体(如gan)而言，碳化硅能够较方便的通过热氧化形成二氧化硅。sic具有独特的物理、化学及电学特性，是在高温、高频、大功率及抗辐射等极端应用领域极具发展潜力的半导体材料。而sic功率器件具有输入阻抗高、开关速度快、工作频率高耐高压等一系列优点，在开关稳压电源、高频以及功率放大器等方面取得了广泛的应用。碳化硅金属氧化物半导体场效应晶体管(sicmosfet)作为一种重要的功率半导体器件，其栅极通过电压控制既能完成器件导通，又可以实现关断，具有高输入阻抗和低导通损耗的优点，现阶段广泛的应用于开关电源、电机控制、移动通讯等领域。
2、trench mosfet(沟槽式金属氧化物半导体场效应管)由于将沟槽深入碳化硅体内，在设计上可以并联更多的元胞，从而降低导通电阻(ron)，实现更大电流的导通和更宽的开关速度。和平面型功率器件相比，栅极形成在垂直的沟槽中，但在沟槽下方的两端容易造成电场集中，使得沟槽下方的两端的电场远远大于其它地方，就会导致栅极氧化层局部击穿的问
技术实现思路
1、本专利技术的目的是提供一种具有n埋层的sic umos及制备方法，该sic umos通过在p+屏蔽层的两侧设置离子浓度高于n-drift层的n埋层，从而减弱p+屏蔽层与n-drift层形成的pn结时耗尽区的展宽，能够扩大p+屏蔽层两侧的电流通路，提高了电流密度，从而提高sic umos的导电能力。
2、一种具有n埋层的sic umos，包括：n埋层；
3、所述n埋层位于p+屏蔽层的两侧；
4、所述p+屏蔽层位于沟槽下方。
5、优选地，还包括：csl层；
6、所述csl层位于p-well层与所述n-drift层之间。
7、优选地，所述n埋层的掺杂浓度大于n-drift层的掺杂浓度。
8、优选地，所述n埋层的掺杂浓度与所述csl层的掺杂浓度相等。
9、优选地，所述n埋层的掺杂浓度为5×1016cm-3。
10、优选地，所述n埋层的宽度为0.4-0.5um。
11、优选地，所述csl层的厚度为0.2-0.5um。
12、优选地，还包括：源极、漏极、栅极、n型衬底、p-well层、p+区和n+区；
13、所述漏极位于所述n型衬底下方；
14、所述n型衬底位于所述n-drift层下方；
15、所述n-drift层位于所述p-well层下方；
16、所述p-well层位于所述p+区和所述n+区下方；
17、所述p+区和所述n+区位于所述源极下方；
18、所述栅极位于所述沟槽中。
19、一种具有n埋层的sic umos制备方法，包括：
20、在n-drift层的上层的中间掺杂形成p+屏蔽层和n埋层；
21、在所述n-drift层、所述p+屏蔽层和所述n埋层上方外延n-drift层后在所述n-drift层的上层掺杂形成p-well层、n+区和p+区；
22、在所述n+层和所述p-well层上开设通孔，在所述n-drift层上层开设沟槽，所述沟槽与所述通孔连接；
23、沉积金属电极和层间介质。
24、优选地，在所述n-drift层、所述p+屏蔽层和所述n埋层上方外延n-drift层后还包括：在n-drift层的上层掺杂形成csl层。
25、为了解决现有工艺中为了保护栅极氧化层而引入p+屏蔽层进而导致的p+屏蔽层与p-well层形成了寄生jfet，寄生jfet的存在会降低器件的电流密度的技术问题，本专利技术通过在p+屏蔽层的两侧设置离子浓度高于n-drift层的n埋层，从而减弱p+屏蔽层与n-drift层形成的pn结时耗尽区的展宽，能够扩大p+屏蔽层两侧的电流通路，提高了电流密度，从而以较低的生产成本大大提高了sic umos的导电能力。
本文档来自技高网...【技术保护点】
1.一种具有N埋层的SiC UMOS，其特征在于，包括：N埋层；
2.根据权利要求1所述的一种具有N埋层的SiC UMOS，其特征在于，还包括：CSL层；
3.根据权利要求1所述的一种具有N埋层的SiC UMOS，其特征在于，所述N埋层的掺杂浓度大于N-drift层的掺杂浓度。
4.根据权利要求2所述的一种具有N埋层的SiC UMOS，其特征在于，所述N埋层的掺杂浓度与所述CSL层的掺杂浓度相等。
5.根据权利要求1所述的一种具有N埋层的SiC UMOS，其特征在于，所述N埋层的掺杂浓度为5×1016cm-3。
6.根据权利要求1所述的一种具有N埋层的SiC UMOS，其特征在于，所述N埋层的宽度为0.4-0.5um。
7.根据权利要求2所述的一种具有N埋层的SiC UMOS，其特征在于，所述CSL层的厚度为0.2-0.5um。
8.根据权利要求1所述的一种具有N埋层的SiC UMOS，其特征在于，还包括：源极、漏极、栅极、N型衬底、P-well层、P+区和N+区；
9.一种具有N埋层
10.根据权利要求9所述的一种具有N埋层的SiC UMOS制备方法，其特征在于，在所述N-drift层、所述P+屏蔽层和所述N埋层上方外延N-drift层后还包括：在N-drift层的上层掺杂形成CSL层。
...【技术特征摘要】
1.一种具有n埋层的sic umos，其特征在于，包括：n埋层；
2.根据权利要求1所述的一种具有n埋层的sic umos，其特征在于，还包括：csl层；
3.根据权利要求1所述的一种具有n埋层的sic umos，其特征在于，所述n埋层的掺杂浓度大于n-drift层的掺杂浓度。
4.根据权利要求2所述的一种具有n埋层的sic umos，其特征在于，所述n埋层的掺杂浓度与所述csl层的掺杂浓度相等。
5.根据权利要求1所述的一种具有n埋层的sic umos，其特征在于，所述n埋层的掺杂浓度为5×1016cm-3。
6.根据权利要求1所述的一种具有n埋层的sic um...
【专利技术属性】
技术研发人员：乔凯，
申请(专利权)人：天狼芯半导体成都有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。