【技术实现步骤摘要】
本申请属于功率器件，尤其涉及一种sgtmos器件及其制备方法、芯片。
技术介绍
1、屏蔽栅极沟槽(shield gate trench，sgt)结构金属氧化物半导体(metal oxidesemiconductor，mos)器件作为开关器件广泛应用于电源管理系统，是核心的功率控制部件。sgtmos器件的栅极结构包括位于深沟槽中的屏蔽多晶硅结构和多晶硅栅结构，其中该屏蔽多晶硅结构位于深沟槽的下部，多晶硅栅结构位于深沟槽的上部。屏蔽多晶硅结构、多晶硅栅结构和深沟槽之间相互隔离。该有源区的顶层形成沟道区，位于沟道区上的外延层表层形成源区。源极电极通过接触孔与该源区连接，并在用于引出该源极电极的接触孔的底端周围形成重掺杂接触区，该重掺杂接触区与沟道区接触。
2、然而，目前的sgtmos器件在屏蔽栅底部存在高峰值场强的现象，该现象会导致sgtmos器件在此处发生击穿，降低器件的击穿电压（bv），最终导致器件失效，极大影响器件的性能。
技术实现思路
1、为了解决上述技术问题，本申请实施例提供了一种sgtmos器件及其制备方法、芯片，可以在减小器件的导通电阻的情况下提升器件的击穿电压。
2、本申请实施例第一方面提供了一种sgtmos器件，所述sgtmos器件包括：漏极层、n型衬底层、n型漂移层、p型重掺杂层、第一n型掺杂区、第二n型掺杂区、屏蔽栅多晶硅层、栅极导电多晶硅层、第一p阱、第二p阱、第一n型源区、第二n型源区、第一源极层、第二源极层、栅极层、栅极介质层；
...【技术保护点】
1.一种SGTMOS器件，其特征在于，所述SGTMOS器件包括：漏极层、N型衬底层、N型漂移层、P型重掺杂层、第一N型掺杂区、第二N型掺杂区、屏蔽栅多晶硅层、栅极导电多晶硅层、第一P阱、第二P阱、第一N型源区、第二N型源区、第一源极层、第二源极层、栅极层、栅极介质层；
2.如权利要求1所述的SGTMOS器件，其特征在于，所述第一N型掺杂区、所述第二N型掺杂区的高度相同。
3.如权利要求1所述的SGTMOS器件，其特征在于，所述屏蔽栅多晶硅层的高度小于所述第一N型掺杂区、所述第二N型掺杂区的高度。
4.如权利要求1所述的SGTMOS器件，其特征在于，所述第一N型掺杂区、所述第二N型掺杂区的宽度由底部向顶部逐渐增加。
5.如权利要求1所述的SGTMOS器件，其特征在于，所述第一N型掺杂区、所述第二N型掺杂区为梯形结构。
6.如权利要求1所述的SGTMOS器件，其特征在于，所述第一N型掺杂区、所述第二N型掺杂区分别与所述P型重掺杂层的两端的接触。
7.如权利要求1-6任一项所述的SGTMOS器件，其特征在于，所述第
8.如权利要求1-6任一项所述的SGTMOS器件，其特征在于，所述栅极导电多晶硅层的宽度大于所述屏蔽栅多晶硅层的宽度。
9.一种SGTMOS器件的制备方法，其特征在于，包括：
10.一种芯片，其特征在于，包括如权利要求1-8任一项所述的SGTMOS器件；或者包括如权利要求9所述的SGTMOS器件的制备方法制备的SGTMOS器件。
...【技术特征摘要】
1.一种sgtmos器件，其特征在于，所述sgtmos器件包括：漏极层、n型衬底层、n型漂移层、p型重掺杂层、第一n型掺杂区、第二n型掺杂区、屏蔽栅多晶硅层、栅极导电多晶硅层、第一p阱、第二p阱、第一n型源区、第二n型源区、第一源极层、第二源极层、栅极层、栅极介质层；
2.如权利要求1所述的sgtmos器件，其特征在于，所述第一n型掺杂区、所述第二n型掺杂区的高度相同。
3.如权利要求1所述的sgtmos器件，其特征在于，所述屏蔽栅多晶硅层的高度小于所述第一n型掺杂区、所述第二n型掺杂区的高度。
4.如权利要求1所述的sgtmos器件，其特征在于，所述第一n型掺杂区、所述第二n型掺杂区的宽度由底部向顶部逐渐增加。
5.如权利要求1所述的sgtmos器件，...
【专利技术属性】
技术研发人员：景俊豪，
申请(专利权)人：天狼芯半导体成都有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。