半导体元件及其制备方法技术

本申请公开一种半导体元件及其制备方法。该半导体元件包括一基底，设置于该基底中的一通道区，设置于该基底中并分别设置于该通道区两端的一第一杂质区，设置于该通道区上的一栅极介电质层，设置于该栅极介电质层上的一栅极底部导电层，分别设置于该第一杂质区上的一复合接触，分别设置于该复合接触上的一可编程设计绝缘层，设置于该可编程设计绝缘层上并与该栅极底部导电层电耦合的一顶端导电层。多个复合接触中的一个包括具有U形轮廓的一保护衬垫及该保护衬垫中的一金属核。及该保护衬垫中的一金属核。及该保护衬垫中的一金属核。

【技术实现步骤摘要】
半导体元件及其制备方法


[0001]本申请案主张美国第17/698,523号专利申请案的优先权(即优先权日为“2022年3月18日”)，其内容以全文引用的方式并入本文中。
[0002]本公开关于一种半导体元件及其制备方法。特别是有关于一种具有可编程设计特征的半导体元件及其制备方法。

技术介绍

[0003]半导体元件用于各种电子应用，如个人电脑、移动电话、数码相机及其他电子装置。半导体元件的尺寸正在不断缩小，以满足日益增长的计算能力的需求。然而，在缩小尺寸的过程中出现各种问题，而且这种问题在不断增加。因此，在实现提高品质、产量、性能及可靠性以及降低复杂性方面仍然存在挑战。
[0004]上文的“先前技术”说明仅是提供
技术介绍
，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

技术实现思路

[0005]本公开的一个方面提供一种半导体元件，包括一基底、设置于该基底中的一通道区、设置于该基底中并分别设置于该通道区两端的一第一杂质区、设置于该通道本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体元件，包括：一基底；一通道区，设置于该基底中；一第一杂质区，设置于该基底中，并分别设置于该通道区的两端上；一栅极介电质层，设置于该通道区上；一栅极底部导电层，设置于该栅极介电质层上；多个复合接触，分别设置于该第一杂质区上，其中该多个复合接触中的至少一个包括具有U形轮廓的保护衬垫及该保护衬垫中的一金属核；一可编程设计绝缘层，分别设置于该复合接触上；一顶部导电层，设置于该可编程设计绝缘层上，并与该栅极底部导电层电耦合。2.如权利要求1所述的半导体元件，其中该可编程设计绝缘层的厚度与该栅极介电质层的厚度不同。3.如权利要求1所述的半导体元件，其中该栅极介电质层具有与该可编程设计绝缘层相同的厚度。4.如权利要求2所述的半导体元件，更包括设置于该栅极底部导电层上并与该顶部导电层电耦合的一栅极顶部导电层，其中该栅极顶部导电层的制作技术包含硅化钛、硅化镍、硅化镍铂、硅化钽或硅化钴。5.如权利要求4所述的半导体元件，其中该栅极顶部导电层的厚度在大约2纳米与大约20纳米之间。6.如权利要求5所述的半导体元件，更包括设置于该栅极介电质层的侧壁及该栅极底部导电层的侧壁上的一第一栅极间隙子。7.如权利要求6所述的半导体元件，更包括设置于该第一栅极间隙子侧壁上的一第二栅极间隙子。8.如权利要求6所述的半导体元件，更包括具有三角形截面轮廓并设置于该通道区与该栅极介电质层之间的一峰部，其中该栅极介电质层包括设置于该峰部上的一封盖部分及分别与该封盖部分的该两端相连并设置于该通道区上的一平面部分。9.如权利要求8所述的半导体元件，其中该封盖部分的厚度等于或小于该平面部分的厚度。10.如权利要求9所述的半导体元件，其中该峰部包括一第一刻面平面及一第二刻面平面，两者均接触该封盖部分，并且该第一刻面平面与该第二刻面平面之间的一角度在大约50度与大约60度之间。11.如权利要求6所述的半导体元件，更包括设置于该顶部导电层与该栅极顶部导电层之间的一复合栅极通孔，其中该顶部导电层及该栅极顶部导电层通过该复合栅极通孔电耦合，并且该复合栅极通孔包括具有U形轮廓的一保护衬垫及该保护衬垫中的一金属栅极通孔。12.如权利要求11所述的半导体元件，更包括覆盖该第一杂质区...

【专利技术属性】
技术研发人员：蔡宏奇，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：