半导体器件及其形成方法技术

本发明专利技术提供半导体器件及其形成方法，包括：提供衬底，在所述衬底上依次交替形成至少一层牺牲层和至少一层衬层；刻蚀所述衬层、所述牺牲层以及部分厚度的所述衬底，在所述衬底上形成有若干鳍部；在所述衬底上形成横跨所述鳍部的伪栅结构；去除所述伪栅结构下的部分所述鳍部上的所述牺牲层，形成通道；利用本发明专利技术的形成方法能够消除半导体器件在使用的过程中出现的自热效应，提高半导体器件的使用性能和稳定性。和稳定性。和稳定性。

【技术实现步骤摘要】
半导体器件及其形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体器件及其形成方法。

技术介绍

[0002]随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。
[0003]为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离结构，所述隔离结构覆盖部分所述鳍部的侧壁，位于衬底上且横跨鳍部的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
[0004]随着对器件性能不断提出的更高要求，催生了四面控制的全包围栅结构(Gate
‑
all
‑
around)。具有全包围栅极(Gate
‑
all
‑
around)结构的半导体器件拥有有效地限制短沟道效应(Short channel effect)的特殊性能，正是业界在遵循摩尔定律不断缩小器件尺寸的革新中所极其渴望的。全包围栅极结构中的薄硅膜构成的器件沟道被器件的栅极包围环绕，而且仅被栅极控制。
[0005]其中，自热效应是指因为器件工作时因为内部温度升高，使其载流子迁移率降低，造成器件电流降低的现象；对鳍式场效应晶体管器件而言，其特殊的三维结构同样使其工作时产生的热量很难散消散。
[0006]因此，导致现有形成的全包围栅极结构半导体器件的性能较差。

技术实现思路

[0007]本专利技术解决的问题是提供一种半导体器件及其形成方法，从而提高半导体器件的使用性能。
[0008]为解决上述问题，本专利技术提供半导体器件的形成方法，包括步骤：提供衬底，在所述衬底上依次交替形成至少一层牺牲层和至少一层衬层；刻蚀所述衬层、所述牺牲层以及部分厚度的所述衬底，在所述衬底上形成有若干鳍部；在所述衬底上形成横跨所述鳍部的伪栅结构；去除所述伪栅结构下的部分所述鳍部上的所述牺牲层，形成通道。
[0009]可选的，若干所述鳍部至少包括第一鳍部和第二鳍部。
[0010]可选的，所述第一鳍部的宽度是所述第二鳍部的宽度的2～3倍，且去除所述伪栅结构下的所述第一鳍部上的所述牺牲层，形成通道。
[0011]可选的，去除所述牺牲层之后，还包括，将所述伪栅结构替换成金属栅极结构，所述金属栅极结构填充满所述通道。
[0012]可选的，在所述衬底上形成横跨所述鳍部的伪栅结构之后，去除所述伪栅结构下的部分所述鳍部上的所述牺牲层，形成通道之前，还包括，在所述伪栅结构的侧壁上形成侧
墙，以所述侧墙和所述伪栅结构为掩膜，依次刻蚀部分所述鳍部上的所述衬层和所述牺牲层，直至暴露出所述衬底。
[0013]可选的，直至暴露出所述衬底之后，去除所述伪栅结构下的部分所述鳍部上的所述牺牲层，形成通道之前，还包括，去除所述侧墙下的所述鳍部上的所述牺牲层，在所述牺牲层的侧壁上形成内侧墙。
[0014]可选的，将所述伪栅结构替换成金属栅极结构之后，还包括，形成外延层，所述外延层包括刻蚀后的所述鳍部上的所述衬层的两端。
[0015]可选的，所述牺牲层的材料包括硅、锗、硅锗、砷化镓中的一种或者多种。
[0016]可选的，所述衬层的材料包括硅、锗、硅锗、砷化镓中的一种或者多种。
[0017]利用上述方法形成的一种半导体器件，包括：衬底，若干鳍部，分立位于所述衬底上，且一部分各所述鳍部由牺牲层和衬层组成；另一部分各所述鳍部由衬层和通道组成；其中：牺牲层，位于所述衬底上以及所述衬层上，衬层，位于所述牺牲层上或所述衬底上，通道，位于另一部分各所述鳍部内；伪栅结构，位于所述衬底上，且横跨所述鳍部。
[0018]本专利技术还提供一种形成半导体器件的方法，包括步骤：提供衬底，在所述衬底上形成有若干鳍部；在所述衬底上以及所述鳍部的侧壁上形成保护层，所述保护层顶部与所述鳍部的顶部齐平；每间隔地刻蚀去除部分厚度的所述鳍部；在被刻蚀后的所述鳍部的表面上依次交替形成至少一层牺牲层和至少一层衬层；在相邻的被刻蚀后的所述鳍部的表面上形成的所述牺牲层的层数不同；在相邻的被刻蚀后的所述鳍部的表面上形成的所述衬层的层数不同；去除部分厚度的所述保护层，且所述保护层的顶部与被刻蚀后的所述鳍部的顶部齐平。
[0019]可选的，在间隔的被刻蚀后的所述鳍部的表面上形成的所述牺牲层的层数相同；同时在间隔的被刻蚀后的所述鳍部的表面上形成的所述衬层的层数相同。
[0020]可选的，在相邻的被刻蚀后的所述鳍部的表面上形成的所述牺牲层的层数相差1～2层。
[0021]可选的，在相邻的被刻蚀后的所述鳍部的表面上形成的所述衬层的层数相差1～2层。
[0022]可选的，形成所述牺牲层和所述衬层之后，还包括，去除所述牺牲层，在所述衬底上形成横跨刻蚀后的所述鳍部的金属栅极结构，所述金属栅极结构包围所述衬层。
[0023]利用上述方法形成的一种半导体器件，包括：衬底；部分厚度的鳍部，位于所述衬底上；牺牲层和衬层，其中：牺牲层，位于部分厚度的鳍部上和衬层上；衬层，位于牺牲层上；相邻的部分厚度的鳍部上的牺牲层的层数不同；同时相邻的部分厚度的鳍部上的衬层的层数不同。
[0024]与现有技术相比，本专利技术的技术方案具有以下优点：
[0025]在衬底上形成若干鳍部，刻蚀其中部分的鳍部，在刻蚀后的鳍部的表面上依次交替形成牺牲层和衬层，去除牺牲层形成通道，后续在衬底上形成金属栅极结构时，在刻蚀后的鳍部上形成包围衬层的金属栅极结构，没有被刻蚀的鳍部上的衬层是不被金属栅极结构包围的，从而形成全包围衬层的金属栅极结构和衬层不被金属栅极结构包围的混合结构，由于衬层不被金属栅极结构包围的鳍部比衬层被金属栅极结构包围的鳍部具有更好的散热效应，利用这种混合的结构形成半导体器件时，便于消除半导体器件在使用过程中出现
的自热效应，从而提高半导体器件的使用性能。
[0026]同时，利用在相邻刻蚀后的鳍部的表面上形成的牺牲层的层数不同，同时在相邻刻蚀后的鳍部的表面上形成的衬层的层数不同，后续去除牺牲层形成通道时，金属栅极结构填充到通道内形成包围鳍部上衬层的全包围金属栅极结构时，金属栅极结构包围的衬层的数量不同，利用相邻鳍部上的衬层的密度不同以及鳍部上衬层之间的间距不同，达到不同的散热效果，从而达到平衡散热的作用，使得半导体器件在使用过程中能够消除自热效应，从而使得使用性能得到提高。
附图说明
[0027]图1至图5是一实施例中半导体器件形成过程的结构示意图；
[0028]图6至图11是本专利技术第一实施例中半导体器件形成过程的结构示意图；
[0029]图12至图24是本专利技术第二实施例中半导体器件形成过程的结构示意图；
[0030]图25至图33是本专利技术第三本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供衬底，在所述衬底上形成有若干鳍部；在所述衬底上以及所述鳍部的侧壁上形成保护层，所述保护层顶部与所述鳍部的顶部齐平；每间隔地刻蚀去除部分厚度的所述鳍部；在被刻蚀后的所述鳍部的表面上依次交替形成至少一层牺牲层和至少一层衬层；在相邻的被刻蚀后的所述鳍部的表面上形成的所述牺牲层的层数不同；在相邻的被刻蚀后的所述鳍部的表面上形成的所述衬层的层数不同；去除部分厚度的所述保护层，且所述保护层的顶部与被刻蚀后的所述鳍部的顶部齐平。2.如权利要求1所述半导体器件的形成方法，其特征在于，在间隔的被刻蚀后的所述鳍部的表面上形成的所述牺牲层的层数相同；同时在间隔的被刻蚀后的所述鳍部的表面上形成的所述衬层的层数相同。3.如权利要求1所述半导体器件的形成方...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：