半导体结构及其形成方法技术

提供了多栅极晶体管结构及其形成方法。根据本发明专利技术的形成半导体结构的方法包括在衬底上方形成鳍状结构并包括由牺牲层交错的沟道层，使鳍状结构凹进以形成源极/漏极凹槽，使牺牲层的侧壁凹进以形成内部间隔件凹槽，在衬底和内部间隔件凹槽上方沉积介电层，在介电层上方沉积聚合物层，回蚀刻聚合物层和介电层以在内部间隔件凹槽中形成北部间隔件部件并且在衬底的部分上方形成内部间隔件层，以及从多个沟道层的侧壁外延沉积多于一个外延层，以在源极/漏极凹槽中形成源极/漏极部件。源极/漏极部件和内部间隔件层限定间隙。本发明专利技术实施例还提供了半导体结构。提供了半导体结构。提供了半导体结构。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术的实施例涉及半导体结构及其形成方法。

技术介绍

[0002]半导体集成电路(IC)工业经历了指数增长。IC材料和设计的技术进步已经产生了多代IC，其中每一代都具有比上一代更小和更复杂的电路。在IC演进过程中，功能密度(即每个芯片面积的互连器件的数量)普遍增加，而几何尺寸(即，可以使用制造工艺创建的最小组件(或线))减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。这种按比例缩小也增加了加工和制造IC的复杂性。
[0003]例如，随着集成电路(IC)技术向更小的技术节点发展，已经引入多栅极金属氧化物半导体场效应晶体管(多栅极MOSFET或多栅极器件)以通过以下方式改进栅极控制：增加栅极
‑
沟道耦接，减小断态电流，以及减小短沟道效应(SCE)。多栅极器件通常是指具有设置在沟道区域的多于一侧上方的栅极结构或其部分的器件。多桥沟道(MBC)晶体管是多栅极器件的实例，多栅极器件已成为高性能和低泄漏应用的流行和有希望的候选者。MBC晶体管具有可以在沟道区域周围部分或完全地延伸的栅极结构，以在两侧或多侧上提供对沟道区域的访问。由于其栅极结构围绕沟道区域，因此MBC晶体管也可以称为环绕栅晶体管(SGT)或全环栅(GAA)晶体管。
[0004]MBC晶体管的沟道区域包括垂直堆叠的纳米结构，该纳米结构设置在从衬底延伸的台面上方。MBC晶体管的源极/漏极部件形成在与台面相邻的源极/漏极凹槽中。虽然MBC晶体管的栅极结构环绕每个纳米结构，但它可能仅接合台面的顶表面。这种有限的接合提供了很小或没有对台面的栅极控制。当允许源极/漏极部件接触台面时，可能会创建泄漏路径。虽然现有的晶体管结构通常足以满足其预期目的，但是它们并非在所有方面都令人满意。

技术实现思路

[0005]本专利技术的一些实施例提供了一种形成半导体结构的方法，包括：在衬底上方形成鳍状结构，鳍状结构包括由多个牺牲层交错的多个沟道层；使鳍状结构的源极/漏极区域凹进，以形成暴露衬底的部分、多个牺牲层的侧壁和多个沟道层的侧壁的源极/漏极凹槽；使多个牺牲层的侧壁选择性且部分地凹进以形成内部间隔件凹槽；在衬底和内部间隔件凹槽上方共形地沉积介电层；在介电层上方沉积聚合物层，从而使得聚合物层的顶表面低于鳍状结构的顶表面；回蚀刻聚合物层和介电层以在内部间隔件凹槽中形成内部间隔部件并且在衬底的部分上方形成内部间隔件层；以及从多个沟道层的侧壁外延沉积多于一个外延层以在源极/漏极凹槽中形成源极/漏极部件，其中，源极/漏极部件和内部间隔件层限定间隙。
[0006]本专利技术的另一些实施例提供了一种形成半导体结构的方法，包括：接收工件，工件包括：衬底，以及鳍状结构，位于衬底上方，鳍状结构包括基鳍和位于基鳍上方的半导体堆
叠件，半导体堆叠件包括由第二半导体层交错的第一半导体层；在鳍状结构的沟道区域上方形成伪栅极堆叠件；在工件上方沉积顶部间隔件层；在沉积顶部间隔件层之后，使工件凹进以在鳍状结构的源极/漏极区域上方形成源极/漏极凹槽，源极/漏极凹槽延伸到衬底中并且暴露第一半导体层和第二半导体层的侧壁；使第二半导体层的侧壁选择性且部分地凹进以形成内部间隔件凹槽；在衬底和内部间隔件凹槽上方共形地沉积介电层；在介电层上方沉积聚合物层，从而使得聚合物层的顶表面低于鳍状结构的顶表面；回蚀刻聚合物层和介电层以在内部间隔件凹槽中形成内部间隔件部件并且在衬底上方形成内部间隔件层；在回蚀刻之后，去除聚合物层；在第一半导体层的侧壁上选择性地沉积第一外延层；以及在第一外延层的表面上选择性地沉积第二外延层，其中，内部间隔件层包括设置在衬底的面向顶部的部分上的底部部分和设置在衬底的侧壁上的侧壁部分，其中，底部部分的厚度大于侧壁部分的厚度。
[0007]本专利技术的又一些实施例提供了一种半导体结构，包括：衬底；基鳍，从衬底延伸；纳米结构的垂直堆叠件，设置在基鳍正上方；源极/漏极部件，与纳米结构的垂直堆叠件的端部表面接触；以及底部介电层，包括设置在衬底上的底部部分和设置在基鳍的侧壁上的侧壁部分，其中，源极/漏极部件的底表面与底部部分通过间隙间隔开。
附图说明
[0008]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术。应该强调的是，根据工业中的标准实践，各个部件未按比例绘制，仅用于说明目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0009]图1图示了根据本专利技术的一个或多个方面的用于形成半导体器件的方法的流程图。
[0010]图2至图21示出了根据本专利技术的一个或多个方面的在根据图1的方法的制造工艺期间的工件的局部截面图或俯视图。
[0011]图22是根据本专利技术的一个或多个方面的栅极结构的局部截面图。
具体实施方式
[0012]以下公开内容提供了许多用于实现所提供主题的不同部件的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本专利技术可以在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0013]为了便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0014]此外，当用“约”、“近似”等来描述数值或数值范围时，该术语考虑到了本领域普通技术人员默认的在制造过程中所产生的固有偏差，旨在涵盖处于合理范围内的数值。例如，数值或数值范围，涵盖包括所描述数值的合理范围，如所描述数值的+/
‑
10％之内，基于与制造具有该数值相关特性的部件有关的已知制造公差。例如，厚度为“约5nm”的材料层，可以涵盖从4.25nm到5.75nm的尺寸范围，其中本领域普通技术人员已知的与沉积该材料层有关的制造公差为+/
‑
15％。更进一步，本专利技术可能会在各种实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0015]本公开总体上涉及多栅极晶体管和制造方法，并且更具体地涉及多栅极晶体管的泄漏防止。如上所述，MBC晶体管是多栅极晶体管的类型，其中纳米结构的垂直堆叠悬置在两个源极/漏极部件之间，并且栅极结构环绕纳米结构的垂直堆叠件中的每个。纳米结构可以有不同的形状并且可以包括纳米线、纳米棒、纳米本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成半导体结构的方法，包括：在衬底上方形成鳍状结构，所述鳍状结构包括由多个牺牲层交错的多个沟道层；使所述鳍状结构的源极/漏极区域凹进，以形成暴露所述衬底的部分、所述多个牺牲层的侧壁和所述多个沟道层的侧壁的源极/漏极凹槽；使所述多个牺牲层的所述侧壁选择性且部分地凹进以形成内部间隔件凹槽；在所述衬底和所述内部间隔件凹槽上方共形地沉积介电层；在所述介电层上方沉积聚合物层，从而使得所述聚合物层的顶表面低于所述鳍状结构的顶表面；回蚀刻所述聚合物层和所述介电层以在所述内部间隔件凹槽中形成内部间隔部件并且在所述衬底的所述部分上方形成内部间隔件层；以及从所述多个沟道层的所述侧壁外延沉积多于一个外延层以在所述源极/漏极凹槽中形成源极/漏极部件，其中，所述源极/漏极部件和所述内部间隔件层限定间隙。2.根据权利要求1所述的方法，其中，所述介电层包括硅、氧、碳和氮。3.根据权利要求1所述的方法，其中，所述聚合物层包括碳、氢、氧和氟。4.根据权利要求1所述的方法，其中，所述聚合物层不含硅。5.根据权利要求1所述的方法，其中，所述内部间隔件层的表面基本上不含所述多于一个外延层。6.根据权利要求1所述的方法，其中，在所述回蚀刻期间，所述聚合物层的蚀刻速率小于所述介电层的蚀刻速率。7.根据权利要求1所述的方法，还包括：在所述回蚀刻之后，选择性地去除所述聚合物层。8.根据权利要求1所述的方法，其中，在所述回蚀刻之后，所述衬底基本上由所述内部间隔件层覆盖。9.一种形成半导体结构的方法，包括：接收工件，所述工件包括：衬底，以及鳍状...

【专利技术属性】
技术研发人员：张哲纶，李威养，林家彬，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：