半导体结构的形成方法技术

本申请提供半导体结构的形成方法，包括：形成依次包括底部，鳍部以及栅极结构的半导体结构，所述鳍部包括若干依次堆叠的牺牲层和沟道层，所述若干牺牲层两侧形成有凹部；在所述栅极结构表面和侧壁、所述鳍部侧壁和所述底部表面形成内侧墙材料层，所述栅极结构侧壁的内侧墙材料层凸出于所述鳍部侧壁的内侧墙材料层；在所述栅极结构顶部形成保护层；执行第一离子注入工艺使所述栅极结构侧壁凸出于所述鳍部侧壁的内侧墙材料层转化为第一改性层，去除所述第一改性层；执行第二离子注入工艺使所述凹部和所述栅极结构顶部以外的内侧墙材料层转化为第二改性层，去除所述第二改性层；去除所述保护层。在形成内侧墙的过程中保护栅极结构顶角不被损伤。结构顶角不被损伤。结构顶角不被损伤。

【技术实现步骤摘要】
半导体结构的形成方法


[0001]本申请涉及半导体
，尤其涉及一种半导体结构的形成方法。

技术介绍

[0002]全包围栅极结构(Gate
‑
All
‑
Around，GAA)是一种用于5纳米以下金属氧化物半导体场效应晶体管制造的新结构，其具有比鳍式场效应晶体管更优越的控制性能和器件性能。常见的GAA结构包括纳米片(Nanosheet)、纳米线(Nanowire)等。
[0003]在纳米片结构制造过程中，鳍部(Fin)是多层硅锗/硅。鳍部的硅锗层将在硅锗外延沉积后被去除，这被称为沟道释放，然后空缺的间隙将被金属栅极材料填充。为了避免鳍部硅层塌陷，在硅锗层两侧的凹部(cavity)中填充内侧墙(Inner spacer)。
[0004]然而，在目前的工艺中，形成内侧墙的过程中容易导致栅极结构顶角被损伤，进而损伤栅极层。因此，有必要提供更有效、更可靠的技术方案。

技术实现思路

[0005]本申请提供一种半导体结构的形成方法，能够在形成内侧墙的过程中保护栅极结构顶角不被损伤，提高器件性能。
[0006]本申请提供一种半导体结构的形成方法，包括：形成依次包括底部，鳍部以及栅极结构的半导体结构，其中，所述鳍部包括若干依次堆叠的牺牲层和沟道层，所述若干牺牲层两侧形成有凹部；在所述栅极结构表面和侧壁、所述鳍部侧壁和所述底部表面形成内侧墙材料层，所述内侧墙材料层填充所述凹部并且所述栅极结构侧壁的内侧墙材料层凸出于所述鳍部侧壁的内侧墙材料层；在所述栅极结构顶部形成保护层；执行第一离子注入工艺，使所述栅极结构侧壁凸出于所述鳍部侧壁的内侧墙材料层转化为第一改性层，然后去除所述第一改性层；执行第二离子注入工艺，使所述凹部和所述栅极结构顶部以外的内侧墙材料层转化为第二改性层，然后去除所述第二改性层；去除所述保护层。
[0007]在本申请的一些实施例中，所述第一改性层包括若干层第一子改性层，执行第一离子注入工艺，使所述栅极结构侧壁凸出于所述鳍部侧壁的内侧墙材料层转化为第一改性层，然后去除所述第一改性层的方法包括：执行第一离子注入工艺，使所述栅极结构侧壁凸出于所述鳍部侧壁的内侧墙材料层的一部分转化为一层第一子改性层，然后去除所述一层第一子改性层；重复上述步骤直至去除所述栅极结构侧壁凸出于所述鳍部侧壁的全部内侧墙材料层。
[0008]在本申请的一些实施例中，所述第一离子注入工艺的工艺参数包括：注入离子为氢离子，注入角度为60至80度，注入深度为10至20埃，注入能量为3至20eV。
[0009]在本申请的一些实施例中，去除所述一层第一子改性层的方法包括化学冲洗，所述化学冲洗的工艺参数包括：冲洗试剂为DHF，冲洗时间为60至180秒，冲洗流速为5至35L/min。
[0010]在本申请的一些实施例中，每次去除所述一层第一子改性层的同时去除所述保护
层，并在每次执行第一离子注入工艺前在所述栅极结构顶部形成新的保护层。
[0011]在本申请的一些实施例中，所述第二改性层包括若干层第二子改性层，执行第二离子注入工艺，使所述凹部和所述栅极结构顶部以外的内侧墙材料层转化为第二改性层，然后去除所述第二改性层的方法包括：执行第二离子注入工艺，使所述凹部和所述栅极结构顶部以外的内侧墙材料层的一部分转化为一层第二子改性层，然后去除所述第二子改性层；重复上述步骤直至去除所述凹部和所述栅极结构顶部以外的全部内侧墙材料层。
[0012]在本申请的一些实施例中，所述第二离子注入工艺的工艺参数包括：注入离子为氢离子，注入角度为60至80度，注入深度为10至20埃，注入能量为3至20eV。
[0013]在本申请的一些实施例中，每次去除所述一层第二子改性层的同时去除所述保护层，并在每次执行第二离子注入工艺前在所述栅极结构顶部形成新的保护层。
[0014]在本申请的一些实施例中，去除所述一层第二子改性层的方法包括化学冲洗，所述化学冲洗的工艺参数包括：冲洗试剂为DHF，冲洗时间为60至180秒，冲洗流速为5至35L/min。
[0015]在本申请的一些实施例中，所述保护层的材料为含碳化合物，形成所述保护层的方法为射频控制。
[0016]本申请所述的一种半导体结构的形成方法，分多次去除多余的内侧墙材料层，每次采用离子注入工艺改性一部分内侧墙材料层，然后去除这部分内侧墙材料层，整个工艺能够精确控制，因此能够在形成内侧墙的过程中保护栅极结构顶角不被损伤，提高器件性能。
附图说明
[0017]以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的专利技术意图。应当理解，附图未按比例绘制。其中：
[0018]图1至图3为一些半导体结构的形成方法中各步骤的结构示意图；
[0019]图4为申请实施例所述的半导体结构的形成方法的流程图；
[0020]图5至图12为本申请实施例所述的半导体结构的形成方法中各步骤的结构示意图。
具体实施方式
[0021]以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。
[0022]下面结合实施例和附图对本专利技术技术方案进行详细说明。
[0023]图1至图3为一些半导体结构的形成方法中各步骤的结构示意图。
[0024]参考图1所示，形成依次包括底部100，鳍部110以及栅极结构120的半导体结构，其
中，所述鳍部110包括若干依次堆叠的牺牲层111和沟道层112，所述若干牺牲层111两侧形成有凹部113。
[0025]参考图2所示，在所述栅极结构120表面和侧壁、所述鳍部110侧壁和所述底部100表面形成内侧墙材料层130，所述内侧墙材料层130填充所述凹部113并且所述栅极结构120侧壁的内侧墙材料层130凸出于所述鳍部110侧壁的内侧墙材料层130。形成所述内侧墙材料层130的方法一般为FCVD。由于所述凹部113的存在，需要一定量的内侧墙材料来填充所述凹部113，因此导致所述栅极结构120侧壁的内侧墙材料层130凸出于所述鳍部110侧壁的内侧墙材料层130。
[0026]参考图3所示，使用刻蚀工艺刻蚀去除所述凹部113以外的内侧墙材料层130，仅保留所述凹部113中的内侧墙材料层130作为内侧墙140。
[0027]然而，由于所述栅极结构120侧壁的内侧墙材料层130凸出于所述鳍部110侧壁的内侧墙材料层130，而刻蚀工艺一般先从上刻蚀到下，所述栅极结构120侧壁的内侧墙本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：形成依次包括底部，鳍部以及栅极结构的半导体结构，其中，所述鳍部包括若干依次堆叠的牺牲层和沟道层，所述若干牺牲层两侧形成有凹部；在所述栅极结构表面和侧壁、所述鳍部侧壁和所述底部表面形成内侧墙材料层，所述内侧墙材料层填充所述凹部并且所述栅极结构侧壁的内侧墙材料层凸出于所述鳍部侧壁的内侧墙材料层；在所述栅极结构顶部形成保护层；执行第一离子注入工艺，使所述栅极结构侧壁凸出于所述鳍部侧壁的内侧墙材料层转化为第一改性层，然后去除所述第一改性层；执行第二离子注入工艺，使所述凹部和所述栅极结构顶部以外的内侧墙材料层转化为第二改性层，然后去除所述第二改性层；去除所述保护层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一改性层包括若干层第一子改性层，执行第一离子注入工艺，使所述栅极结构侧壁凸出于所述鳍部侧壁的内侧墙材料层转化为第一改性层，然后去除所述第一改性层的方法包括：执行第一离子注入工艺，使所述栅极结构侧壁凸出于所述鳍部侧壁的内侧墙材料层的一部分转化为一层第一子改性层，然后去除所述一层第一子改性层；重复上述步骤直至去除所述栅极结构侧壁凸出于所述鳍部侧壁的全部内侧墙材料层。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一离子注入工艺的工艺参数包括：注入离子为氢离子，注入角度为60至80度，注入深度为10至20埃，注入能量为3至20eV。4.如权利要求2所述的半导体结构的形成方法，其特征在于，去除所述一层第一子改性层的方法包括化学冲洗，所述化学冲洗的工艺参数包括：冲洗试剂为...

【专利技术属性】
技术研发人员：李政宁，张海洋，涂武涛，纪世良，柯星，李凤美，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：