界面态测试方法及装置制造方法及图纸

本公开实施例提供一种平界面态测试方法及装置，针对晶体管界面态测量的应用场景，该界面态测试方法包括：在按照电容电压测试的方式对待测试晶体管进行测试后，获取所述待测试晶体管衬底输出的直流电流；计算在积累区的所述直流电流与时间的积分，得到注入电荷量；提取在所述积累区的所述直流电流中与测试电压呈线性关系的氧化层漏电流，并计算所述氧化层漏电流与时间的积分，得到氧化层漏电量；基于所述注入电荷量和所述氧化层漏电量，确定所述待测试晶体管的界面态电量。实现了将界面态测试耦合至电容电压测试，测试方式简单、易于实施，且节省了测试资源，降低了测试成本。降低了测试成本。降低了测试成本。

【技术实现步骤摘要】
界面态测试方法及装置


[0001]本公开实施例涉及半导体测试
，尤其涉及一种界面态测试方法及装置。

技术介绍

[0002]随着集成电路的飞速发展，晶体管的特征尺寸不断缩小，介质与衬底之间对晶体管性能的影响也日益严重。MOSFET(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，金属氧化物半导体场效应晶体管)的界面态是影响器件平带电压和阈值电压的重要因素。
[0003]在相关技术中，通常采用电荷泵(Charge pump，CP)方法进行界面态密度的测量，其原理图如图1所示，晶体管源极和漏极短接且与衬底反偏、衬底接地，向晶体管栅极外加周期性脉冲，通过衬底电流(即泵电流)的变化情况，推算界面态密度。采用电荷泵方法进行界面态测量的方式，要求脉冲上升与下降时间小于界面态发射的时间常数，对测试参数要求较高、测试实施难度较大。
[0004]因此，亟需提供一种简洁、易于实施的界面态测试方案。

技术实现思路

[0005]本公开实施例提供一种界面态测试方法及装置，借助传统的CV(电容电压，Capacitance
‑
Voltage)测试方式进行界面态测试，无需设计额外的测试程序，降低了测试成本且测试方式易于实施。
[0006]第一方面，本公开实施例提供一种界面态测试方法，该方法包括：
[0007]在按照电容电压测试的方式对待测试晶体管进行测试后，获取所述待测试晶体管衬底输出的直流电流；
[0008]计算在积累区的所述直流电流与时间的积分，得到注入电荷量；
[0009]提取在所述积累区的所述直流电流中与测试电压呈线性关系的氧化层漏电流，并计算所述氧化层漏电流与时间的积分，得到氧化层漏电量；
[0010]基于所述注入电荷量和所述氧化层漏电量，确定所述待测试晶体管的界面态电量。
[0011]在一些实施方式中，所述方法还包括：
[0012]获取所述待测试晶体管的理想注入电荷量，所述理想注入电荷量为视所述待测试晶体管为理想晶体管的情况下所述待测试晶体管在积累区的注入电荷量；
[0013]所述基于所述注入电荷量和所述氧化层漏电量，确定所述待测试晶体管的界面态电量，包括：
[0014]确定所述界面态电量为所述注入电荷量减去所述氧化层漏电量以及减去所述理想注入电荷量的差值。
[0015]在一些实施方式中，获取所述待测试晶体管的理想注入电荷量，包括：
[0016]基于所述待测试晶体管的沟道掺杂浓度以及栅介质电性厚度，确定所述理想注入
电荷量。
[0017]在一些实施方式中，在按照电容电压测试的方式对待测试晶体管进行测试后，获取所述待测试晶体管衬底输出的直流电流，包括：
[0018]在按照电容电压测试的方式对待测试晶体管进行测试后，采样所述待测试晶体管衬底的输出电流；
[0019]提取所述输出电流中的直流成分，得到所述直流电流。
[0020]在一些实施方式中，在按照电容电压测试的方式对待测试晶体管进行测试后，获取所述待测试晶体管衬底输出的直流电流，包括：
[0021]在按照电容电压测试的方式对待测试晶体管进行测试后，获取描述所述直流电流、时间以及测试电压对应关系的数据文件，以基于所述数据文件进行积分操作。
[0022]在一些实施方式中，所述方法还包括：
[0023]获取待测试晶体管的电容电压曲线，所述电容电压曲线用于描述在测试电压下所述待测试晶体管的电容的变化情况；
[0024]基于所述电容电压曲线，确定所述积累区。
[0025]在一些实施方式中，所述方法还包括：
[0026]基于多个测试电压下读取的所述待测试晶体管的电容，绘制所述待测试晶体管的电容电压曲线；
[0027]基于所述电容电压曲线，确定所述积累区。
[0028]在一些实施方式中，基于所述电容电压曲线，确定所述积累区，包括：
[0029]基于所述电容电压曲线，确定所述积累区对应的电压范围；
[0030]基于所述积累区对应的电压范围，以及测试电压、时间和所述直流电流的对应关系，确定所述积累区对应的时间范围，以在所述积累区对应的时间范围内进行积分操作。
[0031]在一些实施方式中，提取位于所述积累区的所述直流电流中与测试电压呈线性关系的氧化层漏电流，包括：
[0032]对所述直流电流进行拆解，得到与测试电压呈线性关系的氧化层漏电流；
[0033]提取位于所述积累区对应的时间范围内的所述氧化层漏电流。
[0034]在一些实施方式中，所述方法还包括：
[0035]基于多个测试电压下读取的所述待测试晶体管的电容，绘制所述待测试晶体管的电容电压曲线。
[0036]在一些实施方式中，所述方法还包括：
[0037]在将所述待测试晶体管源极和漏极短接、衬底接地后，向所述待测试晶体管的栅极采用电位扫描的方式施加测试电压，以按照电容电压测试的方式对待测试晶体管进行测试。
[0038]在一些实施方式中，所述测试电压的电位扫描方式为由积累区至反型区扫描，或者由反型区至积累区扫描。
[0039]在一些实施方式中，所述方法还包括：
[0040]若所述待测试晶体管的界面态电量高于预设电量，则生成所述待测试晶体管的界面缺陷提示信息。
[0041]在一些实施方式中，所述方法还包括：
[0042]基于各所述待测试晶体管的界面态电量，生成测试报告。
[0043]第二方面，本公开实施例提供一种界面态测试装置，包括：
[0044]直流电流读取模块，用于在按照电容电压测试的方式对待测试晶体管进行测试后，获取所述待测试晶体管衬底输出的直流电流；
[0045]注入电荷量计算模块，用于计算在积累区的所述直流电流与时间的积分，得到注入电荷量；
[0046]氧化层漏电量计算模块，用于提取在所述积累区的所述直流电流中与测试电压呈线性关系的氧化层漏电流，并计算所述氧化层漏电流与时间的积分，得到氧化层漏电量；
[0047]界面态电量确定模块，用于基于所述注入电荷量和所述氧化层漏电量，确定所述待测试晶体管的界面态电量。
[0048]第三方面，本公开实施例还提供一种测试设备，包括：存储器和至少一个处理器；
[0049]所述存储器存储计算机执行指令；
[0050]所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述测试设备实现第一方面提供的方法。
[0051]第四方面，本公开实施例还提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，实现如第一方面提供的方法。
[0052]第五方面，本公开实施例还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如第一方面提供的方法本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种界面态测试方法，其特征在于，包括：在按照电容电压测试的方式对待测试晶体管进行测试后，获取所述待测试晶体管衬底输出的直流电流；计算在积累区的所述直流电流与时间的积分，得到注入电荷量；提取在所述积累区的所述直流电流中与测试电压呈线性关系的氧化层漏电流，并计算所述氧化层漏电流与时间的积分，得到氧化层漏电量；基于所述注入电荷量和所述氧化层漏电量，确定所述待测试晶体管的界面态电量。2.根据权利要求1所述的方法，其特征在于，所述方法还包括：获取所述待测试晶体管的理想注入电荷量，所述理想注入电荷量为视所述待测试晶体管为理想晶体管的情况下所述待测试晶体管在积累区的注入电荷量；所述基于所述注入电荷量和所述氧化层漏电量，确定所述待测试晶体管的界面态电量，包括：确定所述界面态电量为所述注入电荷量减去所述氧化层漏电量以及减去所述理想注入电荷量的差值。3.根据权利要求2所述的方法，其特征在于，获取所述待测试晶体管的理想注入电荷量，包括：基于所述待测试晶体管的沟道掺杂浓度以及栅介质电性厚度，确定所述理想注入电荷量。4.根据权利要求1所述的方法，其特征在于，在按照电容电压测试的方式对待测试晶体管进行测试后，获取所述待测试晶体管衬底输出的直流电流，包括：在按照电容电压测试的方式对待测试晶体管进行测试后，采样所述待测试晶体管衬底的输出电流；提取所述输出电流中的直流成分，得到所述直流电流。5.根据权利要求1所述的方法，其特征在于，在按照电容电压测试的方式对待测试晶体管进行测试后，获取所述待测试晶体管衬底输出的直流电流，包括：在按照电容电压测试的方式对待测试晶体管进行测试后，获取描述所述直流电流、时间以及测试电压对应关系的数据文件，以基于所述数据文件进行积分操作。6.根据权利要求1所述的方法，其特征在于...

【专利技术属性】
技术研发人员：杨杰，汪恒，胡昌龙，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：