一种MOM电容及其制备方法、高频集成电路、芯片技术

本申请属于半导体技术领域，提供了一种MOM电容及其制备方法、高频集成电路、芯片，在第一金属层与第二金属层之间形成第一层间绝缘层，并在第二金属层上形成与第一层间绝缘层接触的第二层间绝缘层，其中，通过由氟碳杂质共掺杂氧化硅和磷硼杂质共掺杂氧化硅中的至少一项组成第一层间绝缘层，并由氟碳杂质共掺杂氧化硅和磷硼杂质共掺杂氧化硅中的至少一项组成第二层间绝缘层，从而在给定的金属层间结构下有效扩展MOM电容的电容可变范围，便于设计人员能够在更小的尺寸空间下设计出所需的电容器，提升了集成电路的空间利用效率。提升了集成电路的空间利用效率。提升了集成电路的空间利用效率。

【技术实现步骤摘要】
一种MOM电容及其制备方法、高频集成电路、芯片


[0001]本申请属于半导体器件
，尤其涉及一种MOM电容及其制备方法、高频集成电路、芯片。

技术介绍

[0002]在集成电路设计领域，电容器占据和消耗了芯片的大部分面积，电容器的电容计算公式为C＝εr*S/(4πkd)，其中，εr是相对介电常数，S为电容极板的正对面积，d为电容极板的距离，k则是静电力常量。因此，采用较高的介电常数的介电材料制备的介电层可以获得更高的单位面积电容，但是高介电常数的介质层会影响集成电路的响应速度和功耗，因此电容的设计和选择变得十分重要。
[0003]目前集成电路中所需的电容器存在制备工艺复杂、单位面积较大、应用场景受限等问题。

技术实现思路

[0004]本申请提供了一种MOM电容及其制备方法、高频集成电路、芯片，旨在解决目前集成电路中所需的电容器存在制备工艺复杂、单位面积较大、应用场景受限等问题。
[0005]为了解决上述技术问题，本申请实施例第一方面提供了一种MOM电容的制备方法，包括：
[0006]在半导体衬底上形成第一金属层，并对所述第一金属层上第一刻蚀区域进行刻蚀，以形成深入至所述半导体衬底的第一刻蚀沟槽；
[0007]在所述第一金属层上形成第一层间绝缘层；其中，所述第一层间绝缘层呈凸形结构，所述第一层间绝缘层的凸起部与所述半导体衬底接触，所述第一层间绝缘层包括氟碳杂质共掺杂氧化硅和磷硼杂质共掺杂氧化硅中的至少一项；
[0008]在所述第一层间绝缘层上形成第二金属层，并在所述第二金属层上的第二刻蚀区域进行刻蚀，以在所述第二金属层上形成深入至所述第一层间绝缘层的第二刻蚀沟槽；
[0009]在所述第二金属层上形成第二层间绝缘层；其中，所述第二层间绝缘层呈凸形结构，所述第二层间绝缘层的凸起部与所述第一层间绝缘层接触，所述第二层间绝缘层包括氟碳杂质共掺杂氧化硅和磷硼杂质共掺杂氧化硅中的至少一项。
[0010]在一个实施例中，所述在所述第一金属层上采用形成第一层间绝缘层包括：
[0011]在所述第一金属层上采用薄膜淀积工艺沉积第一介质材料以形成第一层间绝缘层；其中，所述第一介质材料中包含第一比例掺杂浓度的氟杂质和碳杂质，或者包含第一比例掺杂浓度的磷杂质和硼杂质。
[0012]在一个实施例中，所述在所述第二金属层上形成第二层间绝缘层包括：
[0013]在所述第二金属层上采用薄膜沉积工艺沉积第二介质材料以形成第二层间绝缘层；其中，所述第二介质材料中包含第二比例掺杂浓度的氟杂质和碳杂质，或者包含第二比例掺杂浓度注入磷杂质和硼杂质，所述第二比例掺杂浓度与所述第一比例掺杂浓度不同。
[0014]在一个实施例中，所述第一比例掺杂浓度与所述第一金属层与所述第二金属层之间的距离呈反比例关系。
[0015]在一个实施例中，所述制备方法还包括：
[0016]获取所述MOM电容的电容参数，根据所述电容参数从调节所述第一比例掺杂浓度。
[0017]在一个实施例中，所述制备方法还包括：
[0018]获取所述MOM电容的电容参数，根据所述电容参数从调节所述第一介质材料的掺杂浓度。
[0019]在一个实施例中，所述第一刻蚀沟槽与所述第二刻蚀沟槽的位置相对。
[0020]本申请实施例第二方面还提供了一种MOM电容，所述MOM电容由上述任一项所述的制备方法制备。
[0021]本申请实施例第三方面还提供了一种高频集成电路，所述高频集成电路包括如上述任一项所述的制备方法制备的MOM电容。
[0022]本申请实施例第四方面还提供了一种芯片，包括如上述任一项实施例的MOM电容。
[0023]本申请实施例与现有技术相比存在的有益效果是：
[0024]在第一金属层与第二金属层之间形成第一层间绝缘层，并在第二金属层上形成与第一层间绝缘层接触的第二层间绝缘层，其中，通过由氟碳杂质共掺杂氧化硅和磷硼杂质共掺杂氧化硅中的至少一项组成第一层间绝缘层，并由氟碳杂质共掺杂氧化硅和磷硼杂质共掺杂氧化硅中的至少一项组成第二层间绝缘层，从而在给定的金属层间结构下有效扩展MOM电容的电容可变范围，便于设计人员能够在更小的尺寸空间下设计出所需的电容器，提升了集成电路的空间利用效率。
附图说明
[0025]图1示出了本申请实施例提供的MOM电容的制备方法的实现流程示意图；
[0026]图2示出了本申请实施例提供的半导体衬底上形成第一金属层的示意图；
[0027]图3示出了本申请实施例提供的刻蚀第一金属层后的示意图；
[0028]图4示出了本申请实施例提供的在第一金属层上形成第一层间绝缘层的示意图；
[0029]图5示出了本申请实施例提供的在第一层间绝缘层上形成第二金属层的示意图；
[0030]图6示出了本申请实施例提供的在刻蚀后第二金属层上形成第二层间绝缘层的示意图。
具体实施方式
[0031]为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
[0032]需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
[0033]需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关
系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
[0034]此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
[0035]在集成电路工艺中，有着极好热稳定性、抗湿性的二氧化硅(SiO2)一直是金属互联线路间使用的主要绝缘材料。而金属铝(Al)则是芯片中电路互联导线的主要材料。然而，随着集成电路技术的进步，具有高速度、高器件密度、低功耗以及低成本的芯片越来越成为超大规模集成电路制造的主要产品。此时，芯片中的导线密度不断增加，导线宽度和间距不断减小，互联中的电阻(R)和电容(C)所产生的寄生效应越来越明显。
[0036]金属
‑
氧化物
‑
金属(metal
‑
oxide
‑
metal，MOM)电容是一种广泛应用于集成电路设计的电容(尤其是在高频集成电路领域)，由于形成MOM电容本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种MOM电容的制备方法，其特征在于，所述制备方法包括：在半导体衬底上形成第一金属层，并对所述第一金属层上第一刻蚀区域进行刻蚀，以形成深入至所述半导体衬底的第一刻蚀沟槽；在所述第一金属层上形成第一层间绝缘层；其中，所述第一层间绝缘层呈凸形结构，所述第一层间绝缘层的凸起部与所述半导体衬底接触，所述第一层间绝缘层包括氟碳杂质共掺杂氧化硅和磷硼杂质共掺杂氧化硅中的至少一项；在所述第一层间绝缘层上形成第二金属层，并在所述第二金属层上的第二刻蚀区域进行刻蚀，以在所述第二金属层上形成深入至所述第一层间绝缘层的第二刻蚀沟槽；在所述第二金属层上形成第二层间绝缘层；其中，所述第二层间绝缘层呈凸形结构，所述第二层间绝缘层的凸起部与所述第一层间绝缘层接触，所述第二层间绝缘层包括氟碳杂质共掺杂氧化硅和磷硼杂质共掺杂氧化硅中的至少一项。2.根据权利要求1所述的制备方法，其特征在于，所述在所述第一金属层上采用形成第一层间绝缘层包括：在所述第一金属层上采用薄膜淀积工艺沉积第一介质材料以形成第一层间绝缘层；其中，所述第一介质材料中包含第一比例掺杂浓度的氟杂质和碳杂质，或者包含第一比例掺杂浓度的磷杂质和硼杂质。3.根据权利要求2所述的制备方法，其特征在于，所述在所述第二金属层上形成第二层间绝缘层包括：在所述第二金属层上采用薄膜...

【专利技术属性】
技术研发人员：李菀婷，黄汇钦，
申请(专利权)人：天狼芯半导体成都有限公司，
类型：发明
国别省市：