后侧电力输送和信号传送制造技术

一种集成电路器件，包括：(i)包括多个晶体管的器件层；(ii)在器件层上方的第一互连结构；(iii)在器件层下方的第二互连结构，以及(iv)延伸穿过器件层并且耦合第一互连结构和第二互连结构的多个导电过孔。在示例中，第一互连结构用于(i)在多个晶体管中的晶体管之间对逻辑信号进行传送，以及(ii)在多个晶体管中的晶体管与第一一个或多个输入/输出(I/O)引脚之间对逻辑信号进行传送。在示例中，第二互连结构用于(i)在多个晶体管中的晶体管之间对逻辑信号进行传送，(ii)在多个晶体管中的晶体管与第一一个或多个I/O引脚之间对逻辑信号进行传送，以及(iii)将电力从第二一个或多个I/O引脚传送到多个晶体管中的晶体管。引脚传送到多个晶体管中的晶体管。引脚传送到多个晶体管中的晶体管。

【技术实现步骤摘要】
后侧电力输送和信号传送


[0001]本公开涉及集成电路，并且更特别地，涉及用于信号传送和电力输送的互连结构。

技术介绍

[0002]随着集成电路的尺寸不断缩小，出现了许多挑战。例如，支持用于信号传送和高电力输送的高密度的缩小前侧互连变得越来越困难。一种避免由于电力和信号传送导致的前侧互连拥塞的方法包括使用后侧电力输送网络(PDN)。然而，前侧信号传送仍然拥塞，特别是对于传送长度较长的高度密集的电路。
附图说明
[0003]图1A示出了根据本公开的实施例的集成电路(IC)的一部分的截面图，该IC包括(i)包括多个有源器件和/或无源器件(例如，晶体管)的器件层，其中一个或多个互连特征(例如，导电过孔)垂直延伸穿过器件层；(ii)用于芯片内逻辑信号传送和芯片间逻辑信号传送的前侧互连结构，(iii)用于芯片内逻辑信号传送、芯片间逻辑信号传送和将电力传送到有源器件和/或无源器件的第一后侧互连结构；以及(iv)用于芯片间逻辑信号传送和将电力传送到有源器件和/或无源器件的第二后侧互连结构。
[0004]图1B示出了根据本公开的实施例的图1A的IC的一部分的放大视图。
[0005]图2示出了根据本公开的实施例的使用前侧互连结构、延伸穿过器件层的互连特征、以及第一后侧互连结构的图1A的IC中的芯片内逻辑信号传送的示例。
[0006]图3示出了根据本公开的实施例的使用前侧互连结构、延伸穿过器件层的互连特征、第一后侧互连结构、以及第二后侧互连结构的图1A的IC中的芯片间逻辑信号传送的示例。
[0007]图4示出了根据本公开的实施例的电力传送的示例，使用延伸穿过器件层的互连特征、第一后侧互连结构和第二后侧互连结构将来自图1A的IC外部的电力传送到IC的晶体管。
[0008]图5示出了根据本公开的实施例的描绘形成IC的方法的流程图，该IC包括(i)包括多个有源器件和/或无源器件(例如，晶体管)的器件层，其中一个或多个第一互连特征(例如，导电过孔)垂直延伸穿过器件层；(ii)用于芯片内逻辑信号传送和芯片间逻辑信号传送的前侧互连结构，(iii)用于芯片内逻辑信号传送、芯片间逻辑信号传送和将电力传送到有源器件和/或无源器件的第一后侧互连结构；以及(iv)用于芯片间逻辑信号传送和将电力传送到有源器件和/或无源器件的第二后侧互连结构。
[0009]图6A
‑
6F示出了根据本公开的实施例的在各个处理阶段中的IC(例如，图1A、图1B和图2的IC)的截面图。
[0010]图7示出了根据本公开的一些实施例的利用集成电路结构实现的计算系统，该集成电路结构具有使用本文公开的技术形成的一个或多个互连特征。
[0011]通过阅读以下具体实施方式，并结合本文中描述的附图，将更好地理解本实施例
的这些特征及其他特征。在附图中，可以由相似的附图标记代表在各个附图中示出的每个相同或几乎相同的部件。为了清楚的目的，未在每一附图中标示每一部件。此外，将认识到的是，附图未必是按比例绘制的，也并非旨在使所描述的实施例局限于所示的具体配置。例如，虽然一些附图大致指示了直线、直角和平滑表面，但是鉴于制作工艺的现实世界局限性，所公开的技术的实际实施方式可以具有不太理想的直线和直角(例如，弯曲的或锥形的侧壁和圆角)，并且一些特征可以具有表面形貌或以其他方式是非平滑的。再者，附图中的一些特征可以包括带有图案和/或阴影的填充，提供所述填充只是为了帮助在视觉上识别不同特征。简言之，提供附图只是为了示出示例性结构。
具体实施方式
[0012]本文提供了一种集成电路结构，包括(i)包括多个有源器件和/或无源器件(例如，晶体管)的器件层，其中一个或多个互连特征(例如，导电过孔)垂直延伸穿过器件层，(ii)用于芯片内逻辑信号传送和芯片间逻辑信号传送的前侧互连结构，(iii)用于芯片内逻辑信号传送、芯片间逻辑信号传送、以及将电力传送到有源器件和/或无源器件的第一后侧互连结构，以及(iv)用于芯片间逻辑信号传送、以及将电力传送到有源器件和/或无源器件的第二后侧互连结构。在一个实施例中，集成电路器件包括：(i)包括多个晶体管的器件层，(ii)在器件层上方的第一互连结构，(iii)在器件层下方的第二互连结构，以及(iv)延伸穿过器件层并且耦合第一互连结构和第二互连结构的多个导电过孔。在示例中，第一互连结构用于(i)在多个晶体管中的晶体管之间传送逻辑信号，以及(ii)在多个晶体管中的晶体管与第一一个或多个输入/输出(I/O)引脚之间传送逻辑信号。在示例中，第二互连结构用于(i)在多个晶体管中的晶体管之间传送逻辑信号，(ii)在多个晶体管中的晶体管与第一一个或多个I/O引脚之间传送逻辑信号，以及(iii)将电力从第二一个或多个I/O引脚传送到多个晶体管中的晶体管。在示例中，集成电路器件还包括在第二互连结构下方的第三互连结构。该第三互连结构用于(i)在多个晶体管中的晶体管与第一一个或多个I/O引脚之间传送逻辑信号，以及(ii)将电力从第二一个或多个I/O引脚传送到多个晶体管中的晶体管。
[0013]在另一实施例中，一种集成电路包括：包括多个晶体管的器件层，以及垂直延伸穿过器件层并且用于将逻辑信号从器件层的前侧传送到器件层的后侧的第一过孔。在示例中，第一过孔横向地在多个晶体管中的晶体管之间。在示例中，集成电路还包括垂直延伸穿过器件层并且用于将电力从器件层的后侧传送到器件层的晶体管的第二过孔。第二过孔横向地在多个晶体管中的晶体管之间。在示例中，集成电路还包括在器件层下方并且具有第一间距的第一后侧互连结构。在示例中，第一后侧互连结构用于传送逻辑信号和电力信号，并且包括第一互连特征、第二互连特征和第三互连特征。第一过孔着陆在第一互连特征上，并且第二过孔着陆在第二互连特征上，并且第三互连特征导电耦合到第二互连特征。在示例中，第二后侧互连结构具有比第一间距大至少10％的第二间距。在示例中，第二后侧互连结构用于传送电力信号并且包括第四互连特征，其中第三互连特征着陆在第四互连特征上。
[0014]在又一实施例中，一种集成电路包括：包括多个晶体管的器件层，晶体管中的至少一个晶体管用于生成逻辑信号：以及器件层，用于从电力信号接收电力。在示例中，集成电路还包括第一过孔，第一过孔垂直延伸穿过器件层，并且用于将逻辑信号从器件层的前侧
传送到器件层的后侧。第一过孔横向地在多个晶体管中的晶体管之间。在示例中，集成电路还包括第二过孔，第二过孔垂直延伸穿过器件层，并且用于将电力信号从器件层的后侧传送到器件层，其中第二过孔横向地在多个晶体管中的晶体管之间。在示例中，集成电路还包括在器件层上方并且包括用于传送逻辑信号的一个或多个前侧互连层的前侧互连结构，以及在器件层下方的后侧互连结构。在示例中，第一后侧互连结构包括用于传送逻辑信号的第一一个或多个后侧互连特征，以及用于传送电力信号的第二一个或多个后侧互连特征。
[0015]在另一实施例中，一种形成集成电路的方法包括：在衬底上形成包括多个晶体管的器件层以及延伸穿过器件层的多个导电过孔本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路器件，包括：器件层，包括多个晶体管；第一互连结构，包括在所述器件层上方的第一多个互连特征；以及第二互连结构，包括在所述器件层下方的第二多个互连特征，其中，所述第一互连结构用于(i)在所述多个晶体管中的晶体管之间对逻辑信号进行传送，以及(ii)在所述多个晶体管中的晶体管与所述集成电路器件的第一一个或多个输入/输出(I/O)引脚之间对逻辑信号进行传送，并且其中，所述第二互连结构用于(i)在所述多个晶体管中的晶体管之间对逻辑信号进行传送，(ii)在所述多个晶体管中的晶体管与所述第一一个或多个I/O引脚之间对逻辑信号进行传送，以及(iii)将电力从所述集成电路器件的第二一个或多个I/O引脚传送到所述多个晶体管中的晶体管。2.根据权利要求1所述的集成电路器件，其中：在所述器件层上方的所述第一互连结构在所述器件层的所述多个晶体管的前侧上；并且在所述器件层下方的所述第二互连结构在所述器件层的所述多个晶体管的后侧上。3.根据权利要求1所述的集成电路器件，还包括：第三互连结构，包括在所述第二互连结构下方的第三多个互连特征。4.根据权利要求3所述的集成电路器件，其中，所述第三互连结构用于(i)在所述多个晶体管中的晶体管与所述第一一个或多个I/O引脚之间对逻辑信号进行传送，以及(ii)将电力从所述第二一个或多个I/O引脚传送到所述多个晶体管中的晶体管。5.根据权利要求3所述的集成电路器件，其中，所述第三互连结构用于避免在所述多个晶体管中的晶体管之间对逻辑信号传送。6.根据权利要求3所述的集成电路器件，其中：在所述第三互连结构的互连层内的互连特征具有第一间距；在所述第二互连结构的互连层内的互连特征具有第二间距；并且所述第一间距比所述第二间距高至少10％。7.根据权利要求6所述的集成电路器件，其中，所述第一间距比所述第二间距高至少25％。8.根据权利要求6所述的集成电路器件，其中，所述第一间距是所述第二间距的至少两倍。9.根据权利要求3至8中任一项所述的集成电路器件，其中，为了将逻辑信号从所述多个晶体管中的第一晶体管传送到I/O引脚，将所述逻辑信号进行以下传输：(i)从所述第一晶体管的前侧传输到所述第一互连结构的第一一个或多个互连特征，(ii)通过在所述器件层内延伸的导电过孔，从所述第一互连结构的所述第一一个或多个互连特征传输到所述第二互连结构的第二一个或多个互连特征，(iii)从所述第二互连结构的所述第二一个或多个互连特征传输到所述第三互连结构的第三一个或多个互连特征，以及(iv)从所述第三互连结构的所述第三一个或多个互连特征传输到所述I/O引脚。10.根据权利要求3至8中任一项所述的集成电路器件，其中，为了将电力从I/O引脚传送到所述多个晶体管中的第一晶体管，将所述电力进行以下传输：(i)从所述I/O引脚传输
到所述第三互连结构的第三一个或多个互连特征，(ii)从所述第三互连结构的所述第三一个或多个互连特征传输到所述第二互连结构的第二一个或多个互连特征，以及(iii)通过在所述器件层内延伸的导电过孔，从所述第二互连结构的所述第二一个或多个互连特征传输到所述晶体管。11.根据权利要求1至8中任一项所述的集成电路器件，其中，为了将逻辑信号从所述多个晶体管中的第一晶体管传送到第二晶体管，将所述逻辑信号进行以下传输：(i)从所述第一晶体管的前侧传输到所述第一互连结构的第一一个或多个互连特征，(ii)通过在所述器件层内延伸的第一导电过孔，从所述第一互连结构的所述第一一个或多个互连特征传输到所述第二互连结构的第二一个或多个互连特征，(iii)通过在所述器件层内延伸的第二导电过孔，从所述第二互连结构的所述第二一个或多个互连特征传输到所述第一互连结构的第一一个或多个互连特征，以及(iv)从所述第一互连结构的所述第一一个或多个互连特征传输到所述第二晶体管的前侧。12.根据权利要求1至8中任一项所述的集成电路器件，还包括：在所述器件层内垂直延伸的多个导电过孔，所述多个导电过孔中的至少一个导电过孔将所述第一互连结构的所述第一多个互连特征中的对应一个互连特征耦合到所述第二互连结构的所述第二多个互连特征中的对应一个互连特征。13.根据权利要求12所述的集成电路器件，其中，所述多个导电过孔用于(i)在所述多个晶体管中的晶体...

【专利技术属性】
技术研发人员：P，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：