一种半导体结构制造技术

本申请技术方案提供一种半导体结构，包括至少一个电容器单元，所述电容器单元包括：半导体衬底；电容沟槽，连续地分布于所述半导体衬底中，且所述电容沟槽将所述半导体衬底分隔成多个多面柱体，所述电容沟槽中形成有包括下电极、中电极和上电极的电容器结构；其中，所述下电极连续覆盖于所述电容沟槽内壁及所述半导体衬底上；所述中电极位于部分所述下电极上，并在所述电容沟槽的两侧与所述下电极呈第一阶梯状；所述上电极位于部分所述中电极上，并在所述电容沟槽的两侧与所述中电极呈第二阶梯状。本申请技术方案的半导体结构在具有较大容值的同时，还兼具较低的ESR。还兼具较低的ESR。还兼具较低的ESR。

【技术实现步骤摘要】
一种半导体结构


[0001]本申请涉及半导体器件及集成电路领域，尤其涉及一种半导体结构。

技术介绍

[0002]带有TSV的硅基无源平台被称作TSV转接板(Interposer)，应用TSV转接板的封装结构称为2.5D Interposer。在Interposer电路中，去耦电容器广泛地用于各子系统的供电网络，它一般连接于电源与地之间，利用电容频率越高阻抗越小的原理，将电源网络中的高频噪声减少，从而对电源网络中的噪声起到抑制作用。一般来说，电容器容值越小，寄生电感和电阻就越小，适于抑制高频，但是由于容值小，其低频去耦效果差；而当电容器容值越大时，对低频去耦效果越好，但寄生电感和电阻也越大，对高频的去耦效果就越差。
[0003]因此，急需寻求一种半导体结构，可以使Interposer中的电容具有较大容值的同时，尽可能减少等效串联电阻(ESR，Equivalent Series Resistance)。

技术实现思路

[0004]本申请要解决的技术问题是提供一种半导体结构，在具有较大容值的同时，还兼具较低的ESR。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括至少一个电容器单元，所述电容器单元包括：半导体衬底；电容沟槽，连续地分布于所述半导体衬底中，且所述电容沟槽将所述半导体衬底分隔成多个多面柱体，所述电容沟槽中形成有包括下电极、中电极和上电极的电容器结构；其中，所述下电极连续覆盖于所述电容沟槽内壁及所述半导体衬底上；所述中电极位于部分所述下电极上，并在所述电容沟槽的两侧与所述下电极呈第一阶梯状；所述上电极位于部分所述中电极上，并在所述电容沟槽的两侧与所述中电极呈第二阶梯状。2.根据权利要求1所述的半导体结构，其特征在于，所述多面柱体呈交错的阵列分布，其中所述电容沟槽内侧的多面柱体连接成第一连续结构，所述电容沟槽外侧的多面柱体连接成第二连续结构，且所述电容沟槽中的多面柱体之间不连接。3.根据权利要求1所述的半导体结构，其特征在于，所述电容沟槽的深度为5μm
‑
30μm。4.根据权利要求1所述的半导体结构，其特征在于，所述电容沟槽两侧的部分上电极表面还形成有第一引线层；在所述第二阶梯状位置处的部分中电极表面还形成有第二引线层；在所述第一阶梯状位置处的部分下电极表面还形成有第三引线层。5.根据权利要求4所述的半导体结构，其特征在于，所述电容沟槽内侧的第一引线层的宽度为0.2μm
‑
0.6μm，长度为2μm
‑

【专利技术属性】
技术研发人员：王锦喆，
申请(专利权)人：中芯国际集成电路制造上海有限公司中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：