MIM电容结构的制造方法技术

本发明专利技术提供一种MIM电容结构的制造方法，提供衬底，衬底上形成有半导体结构以及覆盖半导体结构的第一层间介质层，在第一层间介质层上形成与半导体结构电接触的第一金属层，第一金属层上形成有介质阻挡层以及第二层间介质层；在第二层间介质层上形成光刻胶层，光刻打开光刻胶层使得其下方的第二层间介质层裸露，刻蚀裸露的第二层间介质层及其下方的介质阻挡层至第一金属层裸露，用以形成凹槽，之后去除剩余的光刻胶层；在凹槽上形成MIM电容结构，之后在MIM电容结构上形成第二金属层，之后研磨第二金属层、MIM电容结构至第二层间介质层的上方。本发明专利技术与后段金属互连工艺兼容，具有电容效率高，容值精度高，工艺步骤少，仅需要一次光刻即可实现的优点。次光刻即可实现的优点。次光刻即可实现的优点。

【技术实现步骤摘要】
MIM电容结构的制造方法


[0001]本专利技术涉及半导体
，特别是涉及一种MIM电容结构的制造方法。

技术介绍

[0002]相比MOM(Metal
‑
Oxide
‑
Metal,金属
‑
氧化物
‑
金属组成的夹心结构)器件，MiM(金属、绝缘体、金属三层薄膜组成的夹心结构)具有容值精度高和单位容值大的优势，广泛应用于Al后段工艺。
[0003]请参阅图1，现有技术中的一种MIM电容结构包括一层间介质层201，该层间介质层201通常为低介电常数材料，层间介质层201上形成有氧化层202，由于大块的铜易产生凹陷，影响之后的电容结构形成，故需通过刻蚀氧化层202以及淀积、研磨形成第一氮化钽层204作为电容器底板，之后在第一氮化钽层204上形成氮化硅层205及包裹与氮化硅中的第二氮化钽层206，之后形成铜互连结构。
[0004]而要在铜后段中集成MIM工艺，为解决光刻对位和大块的铜研磨后产生凹陷(dishing)的问题，一般需要增加两层光刻层：AMARK(MIM Alignment Mark，MIM对准标记)和MCB(Bottom Plate of MIM Capacitor，mim电容器底板)，这无疑增加了制造成本。
[0005]为解决上述问题，需要提出一种新型的MIM电容结构的制造方法。

技术实现思路

[0006]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种MIM电容结构的制造方法，用于解决现有技术中在金属互连后段工艺中集成MIM工艺，为解决光刻对位和大块的金属研磨后产生凹陷的问题，一般需要增加两层光刻层：MIM对准标记和电容器底板，增加了制造成本的问题。
[0007]为实现上述目的及其他相关目的，本专利技术提供一种MIM电容结构的制造方法，包括：
[0008]步骤一、提供衬底，所述衬底上形成有半导体结构以及覆盖所述半导体结构的第一层间介质层，在所述第一层间介质层上形成与所述半导体结构电接触的第一金属层，所述第一金属层上形成有介质阻挡层以及第二层间介质层；
[0009]步骤二、在所述第二层间介质层上形成光刻胶层，光刻打开所述光刻胶层使得其下方的所述第二层间介质层裸露，刻蚀裸露的第二层间介质层及其下方的所述介质阻挡层至所述第一金属层裸露，用以形成凹槽，之后去除剩余的所述光刻胶层；
[0010]步骤三、在所述凹槽上形成MIM电容结构，之后在所述MIM电容结构上形成第二金属层，之后研磨所述第二金属层、所述MIM电容结构至所述第二层间介质层的上方；
[0011]步骤四、在所述第二层间介质层、所述MIM电容结构上形成第三层间介质层，之后通过刻蚀、淀积、研磨在所述第三层间介质层上形成与所述第二金属层电连接的第三金属层，在所述第二、三介质层上形成与第一金属层电接触的第四金属层，之后形成与所述第三、四金属层电连接的后段金属互连层结构。
[0012]优选地，步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅衬底。
[0013]优选地，步骤一中的所述第一层间介质层的材料为低介电常数材料。
[0014]优选地，步骤一中的所述第二层间介质层的材料为低介电常数材料或二氧化硅。
[0015]优选地，步骤一中的所述第一金属层的材料为铜，所述第一金属层的凹陷程度不大于预设值。
[0016]优选地，步骤一中的所述介质阻挡层的材料为掺杂碳化硅。
[0017]优选地，步骤三中的所述MIM电容结构由自下而上依次堆叠的阻挡层、第一电容金属层、电容绝缘层、第二电容金属层组成。
[0018]优选地，步骤三中的所述阻挡层的材料为氮化钽。
[0019]优选地，步骤三中的所述第一、二电容金属层的材料仅为氮化钛。
[0020]优选地，步骤三中的所述电容绝缘层的材料为氮化硅、二氧化硅、氧化铝中的任一种。
[0021]优选地，步骤三中的所述第二金属层的材料为钨。
[0022]优选地，步骤四中的所述第三层间介质层的材料为低介电常数材料或二氧化硅。
[0023]优选地，步骤四中的所述第三、四金属层的材料为钨或铜。
[0024]如上所述，本专利技术的MIM电容结构的制造方法，具有以下有益效果：
[0025]本专利技术与后段金属互连工艺兼容，具有电容效率高，容值精度高，工艺步骤少，仅需要一次光刻即可实现的优点。
附图说明
[0026]图1显示为现有技术中的一种MIM电容结构示意图；
[0027]图2显示为本专利技术的光刻示意图；
[0028]图3显示为本专利技术的形成MIM电容结构和第二金属层示意图；
[0029]图4显示为本专利技术的MIM电容结构和第二金属层研磨后示意图；
[0030]图5显示为本专利技术的形成与MIM电容结构电接触的金属互连层示意图；
[0031]图6显示为本专利技术的工艺流程示意图。
具体实施方式
[0032]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0033]请参阅图6，本专利技术提供一种MIM电容结构的制造方法，包括：
[0034]步骤一、提供衬底(图中未示出)，衬底上形成有半导体结构(图中未示出)以及覆盖半导体结构的第一层间介质层101，在第一层间介质层101上形成与半导体结构电接触的第一金属层111，第一金属层111上形成有介质阻挡层102以及第二层间介质层103；
[0035]示例性地，半导体结构可包括源、漏、栅极结构，以及分别与源、漏、栅极结构电接触的接触孔、金属层结构，接触孔结构用于与第一金属层111形成电接触。
[0036]在一些实施例中，步骤一中的衬底包括块状半导体衬底或绝缘体上硅(SOI)衬底。
SOI衬底包括位于作为SOI衬底的有源层的薄半导体层下方的绝缘体层。有源层的半导体和块状半导体通常包括晶体半导体材料硅，但也可以包括一种或多种其他半导体材料，诸如锗、硅锗合金、化合物半导体(例如，GaAs、AlAs、InAs、GaN、AlN等)或其合金(例如，GaxAl1
‑
xAs、GaxAl1
‑
xN、InxGa1
‑
xAs等)、氧化物半导体(例如，ZnO、SnO2、TiO2、Ga2O3等)或其组合。半导体材料可以是掺杂的或未掺杂的。可以使用的其他衬底包括多层衬底、梯度衬底或混合取向衬底。
[0037]在一些实施例中，步骤一中的第一层间介质层101的材料为低介电常数材料。低介电常数材料或称low
‑
K材料，可以降低集成电路的漏电电流，降低导线之间的电容效应，降低集成电路发热等等。低介电常数材料的研究是同高分子材料密切相关的。传统半导体使用二氧化本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种MIM电容结构的制造方法，其特征在于，至少包括：步骤一、提供衬底，所述衬底上形成有半导体结构以及覆盖所述半导体结构的第一层间介质层，在所述第一层间介质层上形成与所述半导体结构电接触的第一金属层，所述第一金属层上形成有介质阻挡层以及第二层间介质层；步骤二、在所述第二层间介质层上形成光刻胶层，光刻打开所述光刻胶层使得其下方的所述第二层间介质层裸露，刻蚀裸露的第二层间介质层及其下方的所述介质阻挡层至所述第一金属层裸露，用以形成凹槽，之后去除剩余的所述光刻胶层；步骤三、在所述凹槽上形成MIM电容结构，之后在所述MIM电容结构上形成第二金属层，之后研磨所述第二金属层、所述MIM电容结构至所述第二层间介质层的上方；步骤四、在所述第二层间介质层、所述MIM电容结构上形成第三层间介质层，之后通过刻蚀、淀积、研磨在所述第三层间介质层上形成与所述第二金属层电连接的第三金属层，在所述第二、三介质层上形成与第一金属层电接触的第四金属层，之后形成与所述第三、四金属层电连接的后段金属互连层结构。2.根据权利要求1所述的MIM电容结构的制造方法，其特征在于：步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅衬底。3.根据权利要求1所述的MIM电容结构的制造方法，其特征在于：步骤一中的所述第一层间介质层的材料为低介电常数材料。4.根据权利要求1所述的MIM电容结...

【专利技术属性】
技术研发人员：李志国，张继亮，徐杰，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：