一种半导体结构及其制造方法技术

公开了一种半导体结构及其制备方法，半导体结构包括：衬底以及位于衬底上的位线、介质层、有源柱和字线；其中，位线在衬底上沿第一方向延伸，介质层覆盖位线，有源柱为衬底的外延层并贯穿介质层和位线与衬底接触，有源柱包括自下而上分布的第一源/漏区、沟道区和第二源/漏区，位线与第一源/漏区电连接，字线在介质层内沿与所述第一方向交叉的第二方向延伸，并覆盖有源柱的沟道区。盖有源柱的沟道区。盖有源柱的沟道区。

【技术实现步骤摘要】
一种半导体结构及其制造方法


[0001]本公开涉及半导体制造领域，尤其涉及一种半导体结构及其制造方法。

技术介绍

[0002]半导体结构，例如具有垂直晶体管的动态随机存取存储器(DRAM)，通常包括衬底、位于衬底上且垂直于衬底表面的有源柱以及与有源柱电连接的位线、字线和电容结构。其中，有源柱通常采用对衬底或者位于衬底上的半导体层执行刻蚀工艺形成。
[0003]然而，有源柱通常具有较大的高宽比，增加了刻蚀工艺的难度，且有源柱容易发生倒塌，从而降低半导体结构的性能。

技术实现思路

[0004]本公开实施例提供一种半导体结构，包括：
[0005]衬底以及在所述衬底上沿第一方向延伸的位线；
[0006]介质层，位于所述衬底上并覆盖所述位线；
[0007]有源柱，贯穿所述介质层和所述位线并与所述衬底接触，所述有源柱包括自下而上分布的第一源/漏区、沟道区和第二源/漏区，所述位线与所述第一源/漏区电连接；其中，所述有源柱为所述衬底的外延层；
[0008]字线，位于所述介质层内并沿与所述第一方向交叉的第二方向延伸，所述字线层覆盖所述有源柱的沟道区。
[0009]在一些实施例中，所述位线和所述有源柱的数量均为多个，多个所述位线沿所述第二方向排布，多个所述有源柱沿所述第一方向和所述第二方向呈阵列排布，每一所述位线被多个沿所述第一方向排布的所述有源柱贯穿。
[0010]在一些实施例中，所述第一源/漏区在所述衬底平面上的投影落入所述位线在所述衬底平面上的投影内，所述位线环绕所述有源柱的第一源/漏区。
[0011]在一些实施例中，所述介质层包括第一子层和第二子层，所述第一子层覆盖所述衬底及所述位线，所述第二子层位于所述第一子层的上方，所述字线夹设于所述第一子层和所述第二子层之间并环绕所述有源柱的沟道区。
[0012]在一些实施例中，所述半导体结构还包括：用于信息存储的电容结构，所述电容结构与所述有源柱的第二源/漏区电连接。
[0013]本公开实施例还提供一种半导体结构的制造方法，包括：
[0014]提供衬底；
[0015]在所述衬底上形成沿第一方向延伸的位线；
[0016]形成覆盖所述位线和所述衬底的介质层；
[0017]形成贯穿所述介质层和所述位线的开口，所述开口暴露所述衬底；
[0018]采用选择性外延工艺在所述开口内形成有源柱，所述有源柱包括自下而上分布的第一源/漏区、沟道区和第二源/漏区，所述位线与所述第一源/漏区电连接；
[0019]在所述介质层内形成沿与所述第一方向交叉的第二方向延伸的字线，所述字线覆盖所述有源柱的沟道区。
[0020]在一些实施例中，形成介质层，包括：
[0021]在所述衬底上依次形成第一子层、牺牲层和第二子层，所述第一子层覆盖所述衬底和所述位线，所述牺牲层覆盖所述第一子层，所述第二子层覆盖所述牺牲层。
[0022]在一些实施例中，在所述介质层内形成所述字线之前，还包括：
[0023]刻蚀所述介质层，形成沿所述第二方向延伸的沟槽，所述沟槽至少穿透所述第二子层并暴露所述牺牲层；
[0024]去除所述牺牲层以暴露所述有源柱的沟道区。
[0025]在一些实施例中，形成所述字线，包括：
[0026]形成导电材料层，所述导电材料层至少填充去除所述牺牲层形成的空间；
[0027]回蚀刻所述导电材料层，以形成沿所述第二方向延伸的字线，所述字线夹设于所述第一子层和所述第二子层之间并围绕所述有源柱的沟道区。
[0028]在一些实施例中，所述方法还包括：在所述有源柱上形成用于信息存储的电容结构，所述电容结构与所述有源柱的第二源/漏区电连接。
[0029]本公开实施例提供的半导体结构及其制造方法，其中，所述半导体结构包括：衬底以及在所述衬底上沿第一方向延伸的位线；介质层，位于所述衬底上并覆盖所述位线；有源柱，贯穿所述介质层和所述位线并与所述衬底接触，所述有源柱包括自下而上分布的第一源/漏区、沟道区和第二源/漏区，所述位线与所述第一源/漏区电连接；其中，所述有源柱为所述衬底的外延层；字线，位于所述介质层内并沿与所述第一方向交叉的第二方向延伸，所述字线覆盖所述有源柱的沟道区。本公开实施例提供的有源柱为衬底的外延层，通过采用选择性外延工艺而非刻蚀工艺形成有源柱，一方面降低了工艺难度，另一方面，有源柱位于介质层内，在形成有源柱时，介质层能够对有源柱起到良好的支撑作用，从而有效避免有源柱倒塌，且能够允许制造具有更大高宽比的有源柱。
[0030]本公开的一个或多个实施例的细节在下面的附图和描述中提出。本公开的其它特征和优点将从说明书附图变得明显。
附图说明
[0031]为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0032]图1a为本公开实施例提供的半导体结构的示意图，图1b为图1a省略电容结构的示意图；
[0033]图2为本公开另一实施例提供的半导体结构的示意图；
[0034]图3为本公开实施例提供的半导体结构的制造方法的流程框图；
[0035]图4至图13为本公开实施例提供的半导体结构的制造方法的工艺流程图；
[0036]图14至图16为本公开另一实施例提供的半导体结构的制造方法的工艺流程图。
具体实施方式
[0037]下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
[0038]在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
[0039]在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0040]应当明白，当元件或层被称为“在
……
上”、“与
……
相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在
……
上”、“与
……
直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底以及在所述衬底上沿第一方向延伸的位线；介质层，位于所述衬底上并覆盖所述位线；有源柱，贯穿所述介质层和所述位线并与所述衬底接触，所述有源柱包括自下而上分布的第一源/漏区、沟道区和第二源/漏区，所述位线与所述第一源/漏区电连接；其中，所述有源柱为所述衬底的外延层；字线，位于所述介质层内并沿与所述第一方向交叉的第二方向延伸，所述字线层覆盖所述有源柱的沟道区。2.根据权利要求1所述的半导体结构，其特征在于，所述位线和所述有源柱的数量均为多个，多个所述位线沿所述第二方向排布，多个所述有源柱沿所述第一方向和所述第二方向呈阵列排布，每一所述位线被多个沿所述第一方向排布的所述有源柱贯穿。3.根据权利要求1所述的半导体结构，其特征在于，所述第一源/漏区在所述衬底平面上的投影落入所述位线在所述衬底平面上的投影内，所述位线环绕所述有源柱的第一源/漏区。4.根据权利要求1所述的半导体结构，其特征在于，所述介质层包括第一子层和第二子层，所述第一子层覆盖所述衬底及所述位线，所述第二子层位于所述第一子层的上方，所述字线夹设于所述第一子层和所述第二子层之间并环绕所述有源柱的沟道区。5.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：用于信息存储的电容结构，所述电容结构与所述有源柱的第二源/漏区电连接。6.一种半导体结构的制造方法，其特征在于，包括：提供衬底；在所述衬...

【专利技术属性】
技术研发人员：黄猛，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：