半导体装置制造方法及图纸

提供了一种半导体装置，所述半导体装置包括：底电极，位于基底上；支撑图案，位于底电极与相邻底电极之间；顶电极，覆盖底电极和支撑图案；以及介电层，位于底电极与顶电极之间，并且位于支撑图案与顶电极之间。底电极可以包括包含缝隙的第一部分和位于第一部分上的第二部分，第二部分的顶端可以设置在比支撑图案的上表面低的高度处，并且第二部分的底端的一部分可以暴露于缝隙。分可以暴露于缝隙。分可以暴露于缝隙。

【技术实现步骤摘要】
半导体装置
[0001]本申请要求于2022年1月7日在韩国知识产权局提交的第10
‑
2022
‑
0002924号韩国专利申请的优先权，该韩国专利申请的主题通过引用全部包含于此。


[0002]本公开总体上涉及半导体装置，并且具体地涉及包括电容器的半导体存储器装置。

技术介绍

[0003]半导体装置已经成为电子产业中的重要组成部分。当代的半导体装置的特点是小尺寸、多功能操作和/或低制造成本。半导体装置可以大体上分类为半导体存储器装置或半导体逻辑装置，半导体存储器装置主要用于接收、存储、检索(retrieve)和提供数据，半导体逻辑装置主要用于操作和处理数据。然而，一些混合半导体装置能够提供基于存储器的功能和基于逻辑的功能两者。
[0004]鉴于电子装置朝向以较低功耗进行较高操作的最新趋势，许多当代的和新兴的半导体装置需要以高的速度和/或低的操作电压进行操作。此外，需要增大许多半导体装置的集成密度。然而，随着半导体装置的集成密度的增大，一些半导体装置可能遭受电气性能的劣化和降低的可靠性。因此，正在进行的研究和开发涉及对半导体装置的电气性能和总体可靠性进行改善。

技术实现思路

[0005]专利技术构思的实施例提供了表现出改善的电气性能和更好的可靠性特性的半导体装置。
[0006]根据专利技术构思的实施例，一种半导体装置可以包括：底电极，位于基底上；支撑图案，位于底电极与相邻底电极之间；顶电极，覆盖底电极和支撑图案；以及介电层，位于底电极与顶电极之间，并且位于支撑图案与顶电极之间，其中，底电极包括第一部分和第二部分，第一部分包括缝隙，第二部分位于第一部分上，第二部分的顶端设置在比支撑图案的上表面低的高度处，并且第二部分的底端的一部分暴露于缝隙。
[0007]根据专利技术构思的实施例，一种半导体装置可以包括：底电极，位于基底上；支撑图案，位于底电极与相邻底电极之间；顶电极，覆盖底电极和支撑图案；以及介电层，设置在底电极与顶电极之间以及支撑图案与顶电极之间，其中，底电极包括缝隙，并且底电极的顶端设置在比支撑图案的上表面低且比支撑图案的下表面高的高度处。
[0008]根据专利技术构思的实施例，一种半导体装置可以包括：基底，包括有源图案；杂质区域，设置在有源图案中；字线，设置在基底中，并且与有源图案交叉；位线，设置在基底上，并且在与字线交叉的方向上延伸；存储节点接触件，设置在基底上，并且电连接到杂质区域；接垫，电连接到存储节点接触件；底电极，电连接到接垫；上支撑图案和下支撑图案，设置在底电极与相邻底电极之间；顶电极，覆盖底电极和上支撑图案；以及介电层，设置在底电极
与顶电极之间以及上支撑图案与顶电极之间，其中，底电极包括包含缝隙的第一部分以及位于第一部分上的第二部分，第二部分的顶端设置在比上支撑图案的上表面低的高度处，并且第二部分的底端的一部分暴露于缝隙。
附图说明
[0009]在将下面的描述与附图一起考虑时，可以理解专利技术构思的优点、益处和特征以及制造和使用，在附图中：
[0010]图1是示出根据专利技术构思的实施例的半导体装置的平面图(或俯视图)；
[0011]图2和图3是各自沿着图1的线A
‑
A'截取的剖视图；
[0012]图4、图5、图6、图7、图8、图9、图10、图11、图12和图13(在下文中统称为“图4至图13”)是示出用于图2的半导体装置的制造方法的相关视图；
[0013]图14是沿着图1的线A
‑
A'截取的剖视图；
[0014]图15、图16和图17是示出用于图14的半导体装置的制造方法的相关剖视图；
[0015]图18是沿着图1的线A
‑
A'截取的剖视图；
[0016]图19和图20是示出用于图18的半导体装置的制造方法的相关剖视图；
[0017]图21是沿着图1的线A
‑
A'截取的剖视图；
[0018]图22、图23、图24、图25和图26是示出用于图21的半导体装置的制造方法的相关剖视图；
[0019]图27是示出根据专利技术构思的实施例的半导体装置的框图；
[0020]图28是进一步示出图27中指示的部分“P1”的放大平面图；以及
[0021]图29是沿着图28的线A
‑
A'截取的剖视图。
具体实施方式
[0022]贯穿书面描述和附图，同样的附图标号和附图标记用于表示同样或相似的元件、组件、特征和/或方法步骤。贯穿书面描述，一些几何术语可以相对于专利技术构思的一些实施例而用于强调元件、组件和/或特征之间的相对关系。本领域技术人员将认识到的是，这样的几何术语在本质上是相对的，在一种或更多种描述性关系上是任意的，并且/或者涉及示出的实施例的一个或更多个方面。几何术语可以包括例如：高度/宽度；竖直/水平；顶(部)/底(部)；较高/较低；较近/较远；较厚/较薄；接近/远离；在
……
上方/在
……
下方；在
……
之下/在
……
之上；上/下；中心/侧(部)；围绕；上覆/下覆；等。
[0023]图1是示出半导体装置的平面图，并且图2是沿着图1的线A
‑
A'截取的剖视图，并进一步示出了根据专利技术构思的实施例的半导体装置。
[0024]参照图1和图2，基底10可以是半导体基底(例如，硅基底、锗基底、硅锗基底等)。
[0025]层间绝缘层12可以设置在基底10上。层间绝缘层12可以覆盖基底10的上表面的至少一部分。作为示例，层间绝缘层12可以“包括”氮化硅、氧化硅和氮氧化硅中的至少一种(例如，可以至少部分地由氮化硅、氧化硅和氮氧化硅中的至少一种形成)。作为另一示例，层间绝缘层12可以包括空的区域(或空隙)。
[0026]导电接触件14可以设置在层间绝缘层12中。在一些实施例中，可以设置多个导电接触件14，并且在这种情况下，导电接触件14可以在与基底10的上表面基本平行的第一方
向D1和与第一方向D1相交的第二方向D2上间隔开。导电接触件14可以包括掺杂的半导体材料(例如，多晶硅)、金属
‑
半导体化合物材料(例如，硅化钨)、导电金属氮化物材料(例如，氮化钛、氮化钽和氮化钨)和金属材料(例如，钛、钨和钽)中的至少一种。导电接触件14可以电连接到形成在基底10中的杂质区域(例如，源极/漏极端子)。
[0027]蚀刻停止图案420可以设置在层间绝缘层12上。蚀刻停止图案420可以覆盖层间绝缘层12，并且可以暴露导电接触件14。蚀刻停止图案420可以包括氧化硅、SiCN和SiBN中的至少一种。
[0028]底电极BE可以设置在导电接触件14上。在一些实施例中，底电极BE可以穿透蚀刻停止图案420以将导电接触件14电连接。底电极BE可以具有柱形状。可以设置多个底电极BE，并且在这样的实施例中，底电极BE可以在第一方向D1和第二方向本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，所述半导体装置包括：底电极，位于基底上；支撑图案，位于底电极与相邻底电极之间；顶电极，覆盖底电极和支撑图案；以及介电层，位于底电极与顶电极之间以及支撑图案与顶电极之间，其中，底电极包括第一部分和第二部分，第一部分包括缝隙，第二部分位于第一部分上，第二部分的顶端设置在比支撑图案的上表面低的高度处，并且第二部分的底端的一部分暴露于所述缝隙。2.根据权利要求1所述的半导体装置，其中，第二部分的顶端设置在比支撑图案的下表面高的高度处。3.根据权利要求1所述的半导体装置，其中，第二部分的底端设置在比支撑图案的下表面高的高度处，或者第二部分的底端设置在比支撑图案的下表面低的高度处。4.根据权利要求1所述的半导体装置，其中，包括在第一部分中的缝隙包括分别设置在不同的高度处的多个缝隙，并且第二部分的底端的所述一部分暴露于所述多个缝隙之中的最上面的缝隙。5.根据权利要求1所述的半导体装置，其中，介电层接触第二部分的顶端。6.根据权利要求1所述的半导体装置，其中，第二部分具有无缝隙结构。7.根据权利要求1所述的半导体装置，其中，底电极还包括第三部分，第三部分位于第二部分上并且包括另一缝隙，并且介电层的一部分暴露于所述另一缝隙。8.根据权利要求7所述的半导体装置，其中，第三部分的顶端设置在比支撑图案的上表面低且比支撑图案的下表面高的高度处。9.根据权利要求7所述的半导体装置，其中，介电层接触第三部分的顶端。10.根据权利要求7所述的半导体装置，其中，第二部分的顶端的一部分暴露于所述另一缝隙。11.根据权利要求1所述的半导体装置，其中，支撑图案的上表面的第一宽度与支撑图案的下表面的第二宽度不同。12.根据权利要求11所述的半导体装置，其中，第一宽度大于第二宽度。13.根据权利要求1所述的半导体装置，其中，支撑图案包括分别设置在不同的高度处的多个支撑图案，并且第二部分的顶端设置在比所述多个支撑图...

【专利技术属性】
技术研发人员：赵基熙，安相赫，李炫锡，姜埈求，李珍秀，蔡弘植，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：