半导体器件及其制备方法技术

本发明专利技术涉及一种半导体器件及其制备方法，先在衬底上形成第一接触结构层以及第一开口，然后在第一接触结构层上形成第二接触结构层以及与第一开口连通的第二开口。对第一接触结构层进行刻蚀，将第一开口刻蚀至衬底，以形成接触孔。其中，第二开口的第二宽度大于第一开口的第一宽度，且第一接触结构层的第一高度和第二接触结构层的第二高度之和为接触孔的目标高度，接触孔由两段宽度不同的子接触孔构成，降低了接触孔的高度，增大了开口宽度，从而降低了形成接触孔的过程出现缩孔的可能性，提高了产品良率，进而能够实现图案化接触孔，有助于局部布线，还够避免有源区与导电结构直接导通容易造成漏电、短路等问题，从而提高了接触孔的导电性能。触孔的导电性能。触孔的导电性能。

【技术实现步骤摘要】
半导体器件及其制备方法


[0001]本申请涉及集成电路
，特别是涉及一种半导体器件及其制备方法。

技术介绍

[0002]在集成电路中，接触孔是用于连接前段器件和后段互连金属的结构，其通过在层间介电层中刻蚀形成通孔后，填充导电材料形成。接触孔工艺是集成电路制造中的关键工艺，也是技术难度最高的工艺之一。
[0003]在填充导电材料的过程中，由于通孔尺寸较小且高度较高，容易出现缩孔现象，会影响导电性能，导致产品良率较低。

技术实现思路

[0004]基于此，有必要针对上述技术问题，提供一种半导体器件及其制备方法。
[0005]为了实现上述目的，一方面，本申请提供了一种半导体器件的制备方法，包括：提供衬底；于所述衬底上形成具有第一高度的第一接触结构层；于所述第一接触结构层上形成第一开口；其中，所述第一开口的深度小于所述第一高度；于所述第一接触结构层上形成具有第二高度的第二接触结构层；其中，所述第一高度和所述第二高度之和为接触孔的目标高度；于所述第二接触结构层上形成与所述第一开口连通的第二开口；其中，所述第二开口的第二宽度大于所述第一开口的第一宽度；对所述第一接触结构层进行刻蚀，以将所述第一开口刻蚀至所述衬底，以形成所述接触孔。
[0006]可选地，于所述衬底上形成具有第一高度的第一接触结构层的步骤，包括：于所述衬底上形成第一层间介电层；于所述第一层间介电层上形成第一硬掩膜层；其中，所述第一接触结构层包括所述第一层间介电层和所述第一硬掩膜层，所述第一层间介电层的厚度大于所述第一硬掩膜层的厚度。
[0007]可选地，于所述第一接触结构层上形成第一开口的步骤，包括：于所述第一硬掩膜层的预设接触孔区域刻蚀形成所述第一开口，所述第一开口贯穿至所述第一层间介电层。
[0008]可选地，于所述第一接触结构层上形成具有第二高度的第二接触结构层的步骤，包括：于所述第一接触结构层上形成第二层间介电层；于所述第二层间介电层上形成第二硬掩膜层；其中，所述第二接触结构层包括所述第二层间介电层和所述第二硬掩膜层，所述第二层间介电层的厚度大于所述第二硬掩膜
层的厚度。
[0009]可选地，于所述第二接触结构层上形成与所述第一开口连通的第二开口的步骤，包括：于所述第二硬掩膜层上刻蚀形成第二子开口；于所述第二层间介电层上刻蚀形成连通所述第二子开口与所述第一开口的第三子开口，所述第二开口包括连通的所述第二子开口和所述第三子开口；其中，对所述第一硬掩膜层的第一蚀刻选择比小于对所述第二层间介电层的第二蚀刻选择比。
[0010]可选地，于所述第二硬掩膜层上刻蚀形成第二子开口的步骤之前，所述方法还包括：于所述第二硬掩膜层上形成涂布光阻层；对所述涂布光阻层图案化以形成接触孔窗口；其中，所述接触孔窗口用于限定所述第二开口的位置。
[0011]可选地，于所述第二层间介电层上刻蚀形成连通所述第二子开口的第三子开口的步骤之后，所述方法还包括：去除所述涂布光阻层。
[0012]可选地，所述方法还包括：于所述接触孔内形成导电接触结构。
[0013]可选地，所述衬底上形成有导电结构，所述导电接触结构分别与所述衬底、所述导电结构接触设置。
[0014]另一方面，本申请提供了一种半导体器件，包括：衬底，第一接触结构层，位于所述衬底上，所述第一接触结构层上设有第一开口，且所述第一开口贯穿至所述衬底；第二接触结构层，位于所述第一接触结构层上，所述第二接触结构层上设有与所述第一开口连通的第二开口，其中，所述第二开口的第二宽度大于所述第一开口的第一宽度，所述第一接触结构层的第一高度和所述第二接触结构层的第二高度之和为接触孔的目标高度。
[0015]本申请提供的半导体器件及其制备方法，先在衬底上形成第一接触结构层，并在第一接触结构层上形成第一开口，然后在第一接触结构层上形成第二接触结构层，并在第二接触结构层上形成第二开口，第二开口与第一开口对应。对第一接触结构层进行刻蚀，将第一开口刻蚀至衬底，以形成接触孔。其中，第二开口的第二宽度大于第一开口的第一宽度，且第一接触结构层的第一高度和第二接触结构层的第二高度之和为接触孔的目标高度，由此可知，接触孔由两段宽度不同的子接触孔构成，相较于相关技术中直接对层间介电层刻蚀至衬底形成的一段接触孔结构，本申请意想不到的效果是降低了每段子接触孔的高度，增大了接触孔的开口宽度，从而降低了形成接触孔的过程出现缩孔的可能性，进而提高了产品良率。
附图说明
[0016]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传
统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0017]图1为一实施例中提供的半导体器件的制备方法的流程示意图；图2a为一实施例中提供的半导体器件的制备方法中执行步骤S101所得结构的截面结构示意图；图2b为一实施例中提供的半导体器件的制备方法中执行步骤S102所得结构的截面结构示意图；图2c为一实施例中提供的半导体器件的制备方法中执行步骤S103所得结构的截面结构示意图；图2d为一实施例中提供的半导体器件的制备方法中执行步骤S104所得结构的截面结构示意图；图2e为一实施例中提供的半导体器件的制备方法中执行步骤S105所得结构的截面结构示意图；图2f为一实施例中提供的半导体器件的制备方法中执行步骤S106所得结构的截面结构示意图；图3为一实施例中提供的步骤S102的流程示意图；图4a为一实施例中提供的衬底的截面结构示意图；图4b为一实施例中提供的半导体器件的制备方法中执行步骤S301所得结构的截面结构示意图；图4c为一实施例中提供的半导体器件的制备方法中执行步骤S302所得结构的截面结构示意图；图4d为一实施例中提供的于图4c所示结构上形成第一开口后所得结构的截面结构示意图；图4e为一实施例中提供的半导体器件的制备方法中执行步骤S501所得结构的截面结构示意图；图4f为一实施例中提供的半导体器件的制备方法中执行步骤S502所得结构的截面结构示意图；图4g为一实施例中提供的半导体器件的制备方法中执行步骤S601所得结构的截面结构示意图；图4h为一实施例中提供的半导体器件的制备方法中执行步骤S602所得结构的截面结构示意图；图5为一实施例中提供的步骤S104的流程示意图；图6为另一实施例中提供的步骤S104的流程示意图；图7为另一实施例中提供的半导体器件的制备方法的流程示意图；图8a为一实施例中提供的半导体器件的制备方法中执行步骤S701所得结构的截面结构示意图；图8b为一实施例中提供的光刻图案形状示意图；图8c为一实施例中提供的半导体器件的制备方法中执行步骤S702所得结构的截
面结构示意图；图8d为一实施例中提供的于图8c所示结构上形成第二子开口后所得结构的截面结构示意图；图8e为一实施例中提供的于图8d所示结构上形成第三子开口后所得结构的截面结构示意图；图8f为一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，包括：提供衬底；于所述衬底上形成具有第一高度的第一接触结构层；于所述第一接触结构层上形成第一开口；其中，所述第一开口的深度小于所述第一高度；于所述第一接触结构层上形成具有第二高度的第二接触结构层；其中，所述第一高度和所述第二高度之和为接触孔的目标高度；于所述第二接触结构层上形成与所述第一开口连通的第二开口；其中，所述第二开口的第二宽度大于所述第一开口的第一宽度；对所述第一接触结构层进行刻蚀，以将所述第一开口刻蚀至所述衬底，形成所述接触孔。2.根据权利要求1所述的半导体器件的制备方法，其特征在于，于所述衬底上形成具有第一高度的第一接触结构层的步骤，包括：于所述衬底上形成第一层间介电层；于所述第一层间介电层上形成第一硬掩膜层；其中，所述第一接触结构层包括所述第一层间介电层和所述第一硬掩膜层，所述第一层间介电层的厚度大于所述第一硬掩膜层的厚度。3.根据权利要求2所述的半导体器件的制备方法，其特征在于，于所述第一接触结构层上形成第一开口的步骤，包括：于所述第一硬掩膜层的预设接触孔区域刻蚀形成所述第一开口，所述第一开口贯穿至所述第一层间介电层。4.根据权利要求2或3所述的半导体器件的制备方法，其特征在于，于所述第一接触结构层上形成具有第二高度的第二接触结构层的步骤，包括：于所述第一接触结构层上形成第二层间介电层；于所述第二层间介电层上形成第二硬掩膜层；其中，所述第二接触结构层包括所述第二层间介电层和所述第二硬掩膜层，所述第二层间介电层的厚度大于所述第二硬掩膜层的厚度。5.根据权利要求4所述的半导体器件的制备方法，其特征在于，于...

【专利技术属性】
技术研发人员：祝进专，谢荣源，谢烈翔，葛成海，林滔天，
申请(专利权)人：合肥新晶集成电路有限公司，
类型：发明
国别省市：