拓扑半金属互连制造技术

提供一种互连的制造方法。该方法包括形成拓扑半金属层。该方法还包括图案化拓扑半金属层以形成一个或多个互连。该方法还包括在一个或多个互连之间形成电介质层。该方法还包括在一个或多个互连和电介质层的顶部上形成密封电介质盖层。电介质盖层。电介质盖层。

【技术实现步骤摘要】
【国外来华专利技术】拓扑半金属互连

技术介绍

[0001]本专利技术涉及电气、电子和计算机领域。具体地，本公开涉及拓扑半金属互连(topological semi
‑
metal interconnect)及其制造方法。
[0002]在半导体制造中，在已经创建半导体器件之后，将它们彼此连接以形成期望的电路。这在一系列步骤中完成，这些步骤统称为后端制程(BEOL)处理。BEOL处理涉及创建各种金属互连(例如，导线和通孔(via))，通过电介质层(dielectric layer)将它们彼此隔离，以将半导体器件连接在一起。

技术实现思路

[0003]本公开的实施例包括一种用于制造互连的方法。该方法包括形成拓扑半金属层。该方法还包括图案化拓扑半金属层以形成一个或多个互连。该方法还包括在一个或多个互连之间形成电介质层。该方法还包括在一个或多个互连和电介质层的顶部上形成密封电介质盖层。
[0004]本公开的另外的实施例包括半导体器件。半导体器件包括一个或多个后段制程互连。一个或多个后端制程互连包括拓扑半金属导体。
[0005]本公开的附加实施例包括互连。互连包括拓扑半金属材料。
[0006]上述
技术实现思路
并非旨在描述本公开的每个所示实施例或每种实施方式。
附图说明
[0007]本公开中包括的附图并入说明书中并形成说明书的一部分。它们示出了本公开的实施例，并且与说明书一起用于解释本公开的原理。附图仅是典型实施例的说明，而不限制本公开。
[0008]图1A是描绘根据本公开的实施例的在制造工艺的中间阶段的拓扑互连的横截面图。
[0009]图1B是描绘根据本公开的实施例的图1A的拓扑互连的平面图。
[0010]图2A是根据本公开的实施例的在附加制造工艺之后的图1A的拓扑互连的截面图。
[0011]图2B是示出根据本公开的实施例的图2A的拓扑互连的平面图。
[0012]图2C是根据本公开的实施例的图2A的拓扑互连的侧视图。
[0013]图3A是根据本公开的实施例的在附加制造工艺之后的图2A的拓扑互连的截面图。
[0014]图3B是示出根据本公开的实施例的图3A的拓扑互连的平面图。
[0015]图3C是根据本公开的实施例的图3A的拓扑互连的侧视图。
[0016]图4A是根据本公开的实施例的在附加制造工艺之后的图3A的拓扑互连的截面图。
[0017]图4B是示出根据本公开的实施例的图4A的拓扑互连的平面图。
[0018]图4C是根据本公开的实施例的图4A的拓扑互连的侧视图。
[0019]图5A是根据本公开的实施例的在附加制造工艺之后的图4A的拓扑互连的截面图。
[0020]图5B是示出根据本公开的实施例的图5A的拓扑互连的平面图。
[0021]图5C是根据本公开的实施例的图5A的拓扑互连的侧视图。
[0022]图6A是根据本公开的实施例的在附加制造工艺之后的图5A的拓扑互连的剖视图。
[0023]图6B是示出根据本公开的实施例的图6A的拓扑互连的平面图。
[0024]图6C是根据本公开的实施例的图6A的拓扑互连的侧视图。
[0025]图7A是描绘根据本公开的实施例的在制造工艺的中间阶段的拓扑互连的横截面图。
[0026]图7B是示出根据本公开的实施例的图7A的拓扑互连的平面图。
[0027]图8A是根据本公开的实施例的在附加制造工艺之后的图7A的拓扑互连的剖视图。
[0028]图8B是示出根据本公开的实施例的图8A的拓扑互连的平面图。
[0029]图9A是根据本公开的实施例的在附加制造工艺之后的图8A的拓扑互连的剖视图。
[0030]图9B是示出根据本公开的实施例的图9A的拓扑互连的平面图。
[0031]图10A是根据本公开的实施例的在附加制造工艺之后的图9A的拓扑互连的剖视图。
[0032]图10B是示出根据本公开的实施例的图10A的拓扑互连的平面图。
[0033]图11A是根据本公开的实施例的在附加制造工艺之后的图10A的拓扑互连的剖视图。
[0034]图11B是示出根据本公开的实施例的图11A的拓扑互连的平面图。
[0035]图12A是根据本公开的实施例的在附加制造工艺之后的图11A的拓扑互连的剖视图。
[0036]图12B是示出根据本公开的实施例的图12A的拓扑互连的平面图。
[0037]图13A是示出根据本公开的实施例的在各种线厚度处的CoSi的总电导的表面态贡献(surface state contribution)和体态贡献(bulk state contribution)的图形。
[0038]图13B是示出根据本公开的实施例的CoSi的表面态的载流子传导的图。
[0039]图14A是示出根据本公开的实施例的在各种板坯(slab)厚度下Cu和CoSi沿[001]方向的电阻面积乘积缩放的图形。
[0040]图14B是示出根据本公开的实施例的在各种板坯厚度下Cu和CoSi沿[010]方向的电阻面积乘积缩放的图形。
[0041]图15是示出根据本公开的实施例的在各种板坯厚度下TaAs沿[001]方向的电阻
‑
面积乘积比例的图形。
[0042]图16是示出根据本公开的实施例的与铜互连相比的使用拓扑半金属互连的5nm技术结点(node)的相对线电阻投影的图形。
[0043]图17是根据本公开的实施例的示出与铜互连相比的使用拓扑半金属互连的3nm技术结点的相对线电阻投影的图形。
[0044]图18是示出根据本公开的实施例的线电阻、线电容和通孔电阻对总后段制程(BEOL)负载的相对贡献的图形。
[0045]图19是示出根据本公开的实施例的减小的线电阻对最大频率和功率使用的影响的图形。
[0046]图20是示出根据本公开的实施例的与铜互连相比的使用拓扑半金属互连可获得的相对最大频率的图形。
[0047]虽然本文所述的实施例可具有各种修改和替代形式，但其细节已在附图中以实例的方式示出并将详细描述。然而，应当理解，所描述的特定实施例不应被理解为限制性的。相反，本专利技术覆盖落入本专利技术范围内的所有修改、等效和替换。
具体实施方式
[0048]本公开的方面一般涉及电气、电子和计算机领域，并且特别涉及拓扑半金属互连及其制造方法。虽然本公开不一定限于此类应用，但是通过使用此上下文的各种示例的讨论可以理解本公开的各个方面。
[0049]本文参照相关附图描述本公开的各种实施例。在不脱离本公开的范围的情况下，可以设计出替代实施例。注意，在以下描述和附图中的元件之间阐述了各种连接和位置关系(例如，上方、下方、相邻等)。除非另外指明，这些连接和/或位置关系可以是直接的或间接的，并且本公开不旨在在这方面进行限制。因此，实体的耦合可以指直接或间接耦合，并且实体之间的位置关系可以是直接或间接位置关系。作为间接位置关系的一个本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种方法，包括：形成拓扑半金属层；图案化所述拓扑半金属层以形成一个或多个互连；在所述一个或多个互连之间形成电介质层；以及在所述一个或多个互连和所述电介质层的顶部上形成密封电介质盖层。2.根据权利要求1所述的方法，其中所述拓扑半金属层是NbAs。3.根据权利要求1所述的方法，其中所述方法还包括：通过蚀刻从图案化的拓扑半金属层去除氧化的拓扑半金属的区域；以及在去除所述氧化的拓扑半金属的区域之后，沉积保护层。4.根据权利要求3所述的方法，其中所述保护层包括选自包括以下的组中的一种或多种：电介质；金属；以及石墨烯。5.根据权利要求1所述的方法，其中在所述一个或多个互连之间形成所述电介质层将所述一个或多个互连彼此电隔离。6.根据权利要求1所述的方法，其中在所述一个或多个互连之间形成所述电介质层还包括：在所述一个或多个互连的顶部上沉积电介质材料；以及执行化学机械抛光(CMP)至暴露所述一个或多个互连的顶表面的深度。7.根据权利要求1所述的方法，其中所述电介质层包括低k电介质。8.根据权利要求1所述的方法，其中所述一个或多个互连的厚度在1nm和100nm之间。9.根据权利要求1所述的方法，其中所述拓扑半金属层包括具有在所述拓扑半金属的Weyl结点的...

【专利技术属性】
技术研发人员：陈敬慈，N，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：