封装结构制备方法技术

本发明专利技术提供了一种封装结构制备方法。该封装结构制备方法包括：提供基底；在基底的正面上布置多个间隔开的硅通孔中介层；在布置有硅通孔中介层的基底上形成第一介质层以填充硅通孔中介层之间的间隙；以及在硅通孔中介层上布置芯片，使得硅通孔中介层与芯片电连接，并且使得每个芯片均完全处在单个硅通孔中介层上，并且在任意相邻的至少两个硅通孔中介层上架设桥接芯片使得桥接芯片与至少两个硅通孔中介层电连接。在本发明专利技术中，实现了采用数个小面积的硅通孔中介层以及桥接芯片来拼成大尺寸的硅通孔中介层。寸的硅通孔中介层。寸的硅通孔中介层。

【技术实现步骤摘要】
封装结构制备方法


[0001]本专利技术涉及半导体封装领域，具体涉及一种封装结构制备方法。

技术介绍

[0002]目前，先进封装技术单位面积下的输入输出I/O越来越密集，封装尺寸(例如，2.5D封装)越来越大。为了要缩小集成电路的面积，一种方法就是在载板上增加一层硅中介层(Si interposer，由半导体芯片工艺制造而成，也可以称为硅通孔中介层(TSV Interposer))，芯片依然通过覆晶方式正面(功能面)朝下连接在这个中介层上。硅中介层就充当了裸片(die)实现裸片
‑
裸片(die
‑
die)的互连以及裸片
‑
基板(die
‑
substrate)的互连。由于这个硅中介层是直接由半导体芯片工艺制造，例如65nm，其布线密度就可以非常细(例如，10um以下)，裸片与裸片之间也可以堆叠得更紧密。
[0003]然而，这种封装对硅中介层的尺寸有严格要求，即硅中介层的面积一定要大于其上面2个甚至多个裸片的尺寸之和。所以，未来超大尺寸的2.5D封装将面临良率难以控制成本过高的挑战。具体地，以12寸的晶原为例，如果硅通孔中介层的尺寸到达60mm*60mm和80mm*80mm，在12寸300mm*300mm的晶圆下产出，硅通孔中介层就只能产出几颗。由此，制程良率会是一个很大挑战。

技术实现思路

[0004]本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够有效防止制程良率下降的基于硅通孔中介层的封装结构制备方法以及由此制造的装结构。
[0005]为实现上述目的，本专利技术提供一种封装结构制备方法，包括：
[0006]提供基底；
[0007]在基底的正面上布置多个间隔开的硅通孔中介层；
[0008]在布置有硅通孔中介层的基底上形成第一介质层以填充硅通孔中介层之间的间隙；以及
[0009]在硅通孔中介层上布置芯片，使得硅通孔中介层与芯片电连接，并且使得每个芯片均完全处在单个硅通孔中介层上，并且在任意相邻的至少两个硅通孔中介层上架设桥接芯片使得桥接芯片与至少两个硅通孔中介层电连接。
[0010]优选地，多个硅通孔中介层内形成的芯片结构仅仅包括无源芯片结构，或者仅仅包括有源芯片结构，或者同时包括有源芯片结构和无源芯片结构。
[0011]优选地，所述封装结构制备方法进一步包括：形成第二介质层以填充芯片和桥接芯片布置后留下的间隙。
[0012]优选地，所述封装结构制备方法进一步包括：在基底上覆盖散热板。
[0013]优选地，散热板与基底之间具有中间层，散热板与芯片和桥接芯片之间具有垫层。
[0014]优选地，所述封装结构制备方法进一步包括：在基底的反面制造电连接结构。
[0015]优选地，电连接结构包括嵌入基底的反面的连接块以及布置在连接块上的凸块。
[0016]在本专利技术中，实现了采用数个小面积的硅通孔中介层以及桥接芯片来拼成大尺寸的硅通孔中介层；而且由于制造的是小面积的硅通孔中介层，从而可以有效的控制良率降低制程成本；并且，在硅通孔中介层正面进行芯片拼接的工艺简单，制造成本相对较低。
附图说明
[0017]结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
[0018]图1示意性地示出了根据本专利技术优选实施例的封装结构制备方法的流程图。
[0019]图2示意性地示出了根据本专利技术优选实施例的封装结构制备方法在提供基底之后得到的半导体结构。
[0020]图3示意性地示出了根据本专利技术优选实施例的封装结构制备方法在布置多个间隔开的硅通孔中介层之后得到的半导体结构。
[0021]图4示意性地示出了根据本专利技术优选实施例的封装结构制备方法在形成第一介质层之后得到的半导体结构。
[0022]图5示意性地示出了根据本专利技术优选实施例的封装结构制备方法在布置芯片和桥接芯片之后得到的半导体结构。
[0023]图6示意性地示出了根据本专利技术优选实施例的封装结构制备方法在形成第二介质层之后得到的半导体结构。
[0024]图7示意性地示出了根据本专利技术优选实施例的封装结构制备方法在覆盖散热板之后得到的半导体结构。
[0025]图8示意性地示出了根据本专利技术优选实施例的封装结构制备方法在制造电连接结构之后得到的半导体结构。
[0026]图9示意性地示出了根据本专利技术优选实施例的硅通孔中介层的另一示例。
[0027]附图标记说明：
[0028]10
‑
基底；20
‑
硅通孔中介层；30
‑
第一介质层；40
‑
芯片；50
‑
桥接芯片；60
‑
第二介质层；70
‑
散热板；80
‑
中间层；90
‑
垫层；100
‑
电连接结构；21
‑
无源芯片结构；22
‑
有源芯片结构。
[0029]需要说明的是，附图用于说明本专利技术，而非限制本专利技术。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
[0030]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0031]为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也
可以存在一个或多个介于其间的层。其中，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
[0032]此处可能使用诸如“介于
……
之间”，该表达表示包括两端点值，以及可能使用诸如“多个”，该表达表示两个或两个以上，除非另有明确具体的限定。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
[0033]<制备方法>
[0034]图1示意性地示出了根据本专利技术优选实施例的封装结构制备方法的流程图；图2至图8示意性地示出了根据本发本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装结构制备方法，其特征在于包括：提供基底；在基底的正面上布置多个间隔开的硅通孔中介层；在布置有硅通孔中介层的基底上形成第一介质层以填充硅通孔中介层之间的间隙；以及在硅通孔中介层上布置芯片，使得硅通孔中介层与芯片电连接，并且使得每个芯片均完全处在单个硅通孔中介层上，并且在任意相邻的至少两个硅通孔中介层上架设桥接芯片使得桥接芯片与至少两个硅通孔中介层电连接。2.根据权利要求1所述的封装结构制备方法，其特征在于，多个硅通孔中介层内形成的芯片结构仅仅包括无源芯片结构，或者仅仅包括有源芯片结构，或者同时包括有源芯片结构和无源芯片结构。3.根...

【专利技术属性】
技术研发人员：陈彦亨，林正忠，
申请(专利权)人：盛合晶微半导体江阴有限公司，
类型：发明
国别省市：