半导体结构及其制备方法技术

本发明专利技术涉及一种半导体结构及其制备方法。半导体结构包括：衬底；叠层结构，包括吸杂层和多层叠置的层间介质层；位于底层的层间介质层位于衬底的上表面；其中，吸杂层位于相邻层间介质层之间。本申请的半导体结构中，由于引入吸杂层，则可以通过吸杂层吸附半导体器件中的移动电荷和金属离子，有效减少半导体器件的制造工艺过程中和封装工艺过程中引入的移动电荷和金属离子；且由于吸杂层位于相邻层间介质层之间，可以将吸附的移动电荷和金属离子封锁在层间介质层中，减少移动电荷和金属离子的移动对半导体器件的可靠性和稳定性影响，减少半导体器件的可靠性失效的概率，提高了半导体器件的可靠性和稳定性。件的可靠性和稳定性。件的可靠性和稳定性。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本申请涉及集成电路
，特别是涉及一种半导体结构及其制备方法。

技术介绍

[0002]随着半导体器件广泛应用，半导体器件的可靠性和稳定性越来越重要。例如，随着汽车电子的高速发展，车规芯片的可靠性和稳定性对汽车的安全功能至关重要。
[0003]目前，在半导体器件的制造工艺过程中和封装工艺过程中都会引入移动电荷和金属离子等，这些移动电荷和金属离子的引入，对半导体器件的可靠性和稳定性影响很大，进而导致半导体器件的可靠性失效。具体的，半导体器件中因为移动电荷和金属离子的引入，而导致半导体器件存在击穿和漏电等问题，进而使半导体器件的可靠性失效。
[0004]因此，如何减少半导体器件的制造工艺过程中和封装工艺过程中引入的移动电荷和金属离子，提高半导体器件的可靠性和稳定性是目前亟需解决的技术问题。

技术实现思路

[0005]基于此，有必要提供一种半导体结构及其制备方法，旨在有效减少半导体器件的制造工艺过程中和封装工艺过程中引入的移动电荷和金属离子，提高半导体器件的可靠性和稳定性。
[0006]本申请实施例提供了一种半导体结构，包括：
[0007]衬底；
[0008]叠层结构，包括吸杂层和多层叠置的层间介质层；位于底层的所述层间介质层位于所述衬底的上表面；所述吸杂层位于相邻所述层间介质层之间。
[0009]上述半导体结构包括：衬底；叠层结构，包括吸杂层和多层叠置的层间介质层；位于底层的层间介质层位于衬底的上表面；其中，吸杂层位于相邻层间介质层之间。本申请的半导体结构中，由于引入吸杂层，则可以通过吸杂层吸附半导体器件中的移动电荷和金属离子，有效减少半导体器件的制造工艺过程中和封装工艺过程中引入的移动电荷和金属离子；且由于吸杂层位于相邻层间介质层之间，可以将吸附的移动电荷和金属离子封锁在层间介质层中，减少移动电荷和金属离子的迁移对半导体器件的可靠性和稳定性影响，减少半导体器件的可靠性失效的概率，提高了半导体器件的可靠性和稳定性。
[0010]可选地，所述吸杂层包括磷硅玻璃层。
[0011]可选地，所述吸杂层的厚度包括
[0012]可选地，所述多层叠置的层间介质层包括：
[0013]第一层间介质层，位于所述衬底的上表面；所述吸杂层位于所述第一层间介质层的上表面；
[0014]第二层间介质层，位于所述吸杂层的上表面。
[0015]可选地，还包括：
[0016]接触孔，位于所述叠层结构内；
[0017]互连导电结构，至少位于所述接触孔内。
[0018]可选地，所述互连导电结构包括：
[0019]导电插塞，位于所述接触孔内；
[0020]布线层，位于所述叠层结构的上表面，且与所述导电插塞相连接。
[0021]基于同样的专利技术构思，本申请还提供一种半导体结构的制备方法，包括：
[0022]提供衬底；
[0023]于所述衬底的上表面形成叠层结构，所述叠层结构包括吸杂层和多层叠置的层间介质层；位于底层的所述层间介质层位于所述衬底的上表面；所述吸杂层位于相邻所述层间介质层之间。
[0024]上述半导体结构的制备方法，包括：提供衬底；于衬底的上表面形成叠层结构，叠层结构包括吸杂层和多层叠置的层间介质层；位于底层的层间介质层位于衬底的上表面；吸杂层位于相邻层间介质层之间。本申请中，由于引入吸杂层，则可以通过吸杂层吸附半导体器件中的移动电荷和金属离子，有效减少半导体器件的制造工艺过程中和封装工艺过程中引入的移动电荷和金属离子；且由于吸杂层位于相邻层间介质层之间，可以将吸附的移动电荷和金属离子封锁在层间介质层中，减少移动电荷和金属离子的迁移对半导体器件的可靠性和稳定性影响，减少半导体器件的可靠性失效的概率，提高了半导体器件的可靠性和稳定性。
[0025]可选地，所述于所述衬底的上表面形成叠层结构，包括：
[0026]于所述衬底的上表面形成第一层间介质层；
[0027]于所述第一层间介质层的上表面形成所述吸杂层；
[0028]于所述吸杂层的上表面形成第二层间介质层。
[0029]可选地，所述于所述衬底的上表面形成叠层结构之后，还包括：
[0030]于所述叠层结构内形成接触孔；
[0031]至少于所述接触孔内形成互连导电结构。
[0032]可选地，所述至少于所述接触孔内形成互连导电结构，包括：
[0033]于所述接触孔内形成导电插塞，并于所述叠层结构的上表面形成布线层。
附图说明
[0034]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0035]图1为本申请一实施例中提供的半导体结构的制备方法的流程图；
[0036]图2为本申请一实施例中提供的半导体结构的制备方法中提供衬底后所得结构的剖面结构示意图；
[0037]图3为本申请一实施例中提供的一种半导体结构的制备方法中形成叠层结构后所得结构的剖面结构示意图；
[0038]图4为本申请不同实施例中提供的半导体结构的制备方法中形成接触孔后所得结构的剖面结构示意图；
[0039]图5为本申请一实施例中提供的半导体结构的制备方法中形成互连导电结构后所得结构的剖面结构示意图。
[0040]附图标记说明：
[0041]10、衬底；20、叠层结构；201、吸杂层；202、第一层间介质层；203、第二层间介质层；30、接触孔；40、互连导电结构；401、导电插塞；402、布线层。
具体实施方式
[0042]为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
[0043]除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的
的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
[0044]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底；叠层结构，包括吸杂层和多层叠置的层间介质层；位于底层的所述层间介质层位于所述衬底的上表面；所述吸杂层位于相邻所述层间介质层之间。2.根据权利要求1所述的半导体结构，其特征在于，所述吸杂层包括磷硅玻璃层。3.根据权利要求1所述的半导体结构，其特征在于，所述吸杂层的厚度包括4.根据权利要求1所述的半导体结构，其特征在于，所述多层叠置的层间介质层包括：第一层间介质层，位于所述衬底的上表面；所述吸杂层位于所述第一层间介质层的上表面；第二层间介质层，位于所述吸杂层的上表面。5.根据权利要求1
‑
4任一项所述的半导体结构，其特征在于，还包括：接触孔，位于所述叠层结构内；互连导电结构，至少位于所述接触孔内。6.根据权利要求5所述的半导体结构，其特征在于，所述互连导电结构包括：导电插塞，位于所述接触孔内；布线层，位于所述叠层结构的上表面，且与所述导...

【专利技术属性】
技术研发人员：任萍萍，张健，孔丽君，
申请(专利权)人：上海积塔半导体有限公司，
类型：发明
国别省市：